半导体基片中的小型接头及其制作方法技术

提供了一种半导体基片中的小型接头。该接头包括一个在半导体基片的表面上形成的一个扩散层；一个覆盖此扩散层的层间膜；埋于层间膜中的多个下层连接部位；布于层间膜上的上层连接部位；以及一个接触孔，该槽孔通过用于连接扩散层和上层连接部位的层间膜。接触孔的孔径等于下层连接部位之间的间距。这种小型接头进一步包括一个置于接触孔内的第一埋式导体和第二埋式导体。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种在半导体基片中用于连接上层连接部位和扩散层的的小型接头结构，以及形成这种结构的方法。使单个半导体元件小型的研究工作依然在迅速发展，这些元件是在半导体基片中制成的，其目的是为了获得一种包括以高密度集成在半导体基片中的这些半导体元件的半导体器件。而仅仅依靠由光刻技术决定的最小特征尺寸(F)的发展，来得到如此小型和高密度，是不可能取得一个令人满意的结果的。例如，如果将注意力集中在半导体基片的表面上，则下层连接部位的最小线宽和最小间距就易于达到(F)。如果将注意力集中在用于连接下层连接部位和形成于绝缘层内覆盖半导体基片的上层连接部位的接触孔上，则上层连接部位的最小线宽和最小间距也易于达到(F)。然而，在实际的半导体中，综合了具有这种特征的下层连接部位、接触孔和上层连接部位的半导体是不易生产的。其原因是由与光刻技术相关的一些问题所引起的。任意使用多个光刻过程或类似过程，就可以生产出包括集成半导体元件的半导体器件。在此阶段，在光刻过程之间就需要设置一条用于校准光罩的校准边线。从而，下层连接部位的线宽就必需设为(F)×2或更大。最近几年，已经可以通过采用自对齐接触孔，在下层连接部位的至少接触孔达到的部分实现(F)的线宽。在连接部位之间的间隔内，也可以形成具有接触尺寸(设计尺寸)等于(F)的线间距。下面例示了一个由IEICE学报，Vol.E74,No.4,pp.818-826,1991提出的方法。附图说明图1(a)-(e)是对于接触孔通过减小实际接触孔尺寸使得(F)的设计线间距等于设计接触孔尺寸而实现其开孔的工艺过程的截面视图。在这个过程中，如果(F)的设计线间距等于设计接触孔尺寸，则接触孔开孔可以首先通过减小实际接触孔尺寸而得以实现。为便于理解本专利技术和先前的在连接部位和接触孔之间没有校准边线的工艺之间的不同之处，在此，详细描述了一种在连接部位和接触孔之间没有间隔的情形。如图1(a)所示，在半导体基片(图中未附)的表面上形成一个器件绝缘部分201和一个扩散层202。在沉积在整个基片上的下部层间膜204a上形成了许多下层连接部位203。然后，如图1(b)所示，再沉积一层上部层间膜204b以覆盖连接部位203。进一步，在上部层间膜204b上沉积一层光刻胶205，并且，将其限定为在上部层间膜204b内的连接部位203之间的位置能够开出一个接触孔。然后，通过干法蚀刻工艺，在扩散层202以上部分开出一个接触孔206，其尺寸等于光刻胶的孔径。除去光刻胶后，在下部层间膜204b的上表面以及接触孔206的侧壁和底部，形成一层HTO膜(LPCVD高温氧化膜)207(如图1(c)所示)。利用干法蚀刻工艺，将HT0膜207从接触孔206的底部除去后，部分HTO膜207’仅留在接触孔206的内壁上(如图1(d)所示)。进一步，形成上层连接部位208，并由此可以完成如图1(e)所示的接触部分，而这一点现有技术中未被描述过。如上所述，甚至最终在下层连接部位之间无设计校准边线的设计中，通过减小接触孔尺寸，在确保绝缘性的情况下，利用传统技术就可以布置下层连接部位和接触孔。然而，传统技术却可能存在以下缺点。如图1(d)所示，按照传统工艺，接触孔206的开口底部进行了两次刻蚀，这就会导致在扩散层中和在基片中产生极多的缺陷。考虑刻蚀本身，第二次刻蚀目的在于，通过蚀刻工艺，在狭窄的深部截面处除去HT0(高温氧化物)膜。其结果则可能是，得到理想的孔的可能性就非常小了。如果减小接触孔206的尺寸，接触孔和扩散层之间的接触区域的面积可被减小，而接触区域的电阻也会相应地与接触面积成反比地增加。另外，减小尺寸可能会在沿着接触的深部方向(具有大的深宽比的接触)产生一个窄而深的接触孔。由此，甚至在此阶段，接触电阻也会增加(正比于接触深度，反比于接触面积)。进一步，通过用互连层充填接触孔而完成这种接触，将可能引起非常严重的后果，如当得到具有这种结构的更大的深宽比时，根据连接部位的覆盖性，在连接部位中产生隔断。本专利技术的一个目的在于提供一种能够形成优异接触而不会在形成时引起致命问题的小型接头结构，例如接触电阻的增加以及断开。甚至对于在线间隔中无校准边线的条件下必须形成接触时，也可以实现这种接触结构。本专利技术的另一目的在于提供一种具有这种结构的小型接头的形成方法。本专利技术提供了一种在半导体基片中的小型接头。其接触包括一个在半导体基片的表面上形成的一个扩散层；一个覆盖此扩散层的层间膜；埋于层间膜中的多个下层连接部位；布于层间膜上的上层连接部位；以及一个接触孔，该槽孔通过用于连接扩散层和上层连接部位的层间膜。接触孔的孔径等于下层连接部位之间的间距。这种小型接头进一步包括一个置于接触孔内的第一埋式导体，该导体的从底部到顶部的距离小于下层连接部位的底部到顶部的距离；位于第一埋式导体之上的置于接触孔侧壁上的侧壁绝缘层；置于接触孔内的第一埋式导体之上的第二埋式导体，其高度足以达到与上层连接部位相接触。第一埋式导体优先包括多晶硅、金属硅化物、难熔金属。第二埋式导体最好是多晶硅。进一步，单层连接部位替代第二埋式导体。按照以上结构，确定线间距和接触孔的设计尺寸等于(F)的最小特征尺寸，可以使占用面积最小化，并可以实现一种甚至具有使用最小特征尺寸的极好的小型接头。本专利技术也包括在半导体基片上形成上述小型接头的方法。此半导体基片包括在半导体基片的表面上形成的一个扩散层；布于半导体基片上的用于覆盖扩散层的一个层间膜；布于层间膜内的多个下层连接部位；以及布于层间膜上的一个上层连接部位。此方法包括以下步骤开出一个直通层间膜的接触孔以连接扩散层和上层连接部位，其中，扩散槽的孔径等于下层连接部位之间的空间间隔；形成一个第一导体以覆盖层间膜，其中，第一导体充填接触孔；蚀刻第一导体，使得仅有从接触孔的底部到顶部的距离小于下层连接部位的底部到顶部的距离的一部分第一导体得以保留下来；其中，保留下来的第一导体的部分形成了一个第一埋式导体；形成第一埋式导体之后，在第一埋式导体之上形成一个在接触孔侧壁上的侧壁绝缘层；形成第二导体以覆盖层间膜，其中，第二导体与第一导体相接触；蚀刻第二导体，以使得仅在接触孔内的第二导体部分得以保留下来，其中，保留下来的第二导体形成一个第二埋式导体；以及形成一个上层连接部位以使其连接第二埋式导体。按照本专利技术，在开口接触的底部上的扩散层的暴露部分可以只进行一次蚀刻曝光。这样，相对于上述的现有工艺，就减小了这一部分的刻蚀损伤。因此，比如由于缺陷的引入而引起的扩散层损耗也能够得到有效防止。通过对附图的详细描述，本专利技术将会得到更为充分的理解图1是说明在一个半导体基片中形成一个小型接头的传统方法的过程示意图；图2是说明根据本专利技术的一个最佳实施例的在一个半导体基片中形成一个小型接头的方法的前半过程示意图；以及图3是说明根据本专利技术的最佳实施例的后半过程示意图。图2和图3描述了根据本专利技术最佳实施例的形成一个小型接头的方法。其形成过程依次表示在图2和图3中。如图2(a)所示，在半导体基片(图中未附)的表面上形成一个器件绝缘部分101和一个扩散层102。在基片上，如通过CVD(化学气相淀积)方法形成BPSG(硼磷硅玻璃)或者未掺杂的氧化膜以用作下部层间膜104a。下一步，利用PVD(本文档来自技高网...

【技术保护点】
一种半导体基片中的小型接头，其特征在于，其中包括：一个在所述半导体基片的表面上形成的一个扩散层；一个布于所述扩散层上的层间膜；埋于所述层间膜中的多个下层连接部位；一个布于所述层间膜上的上层连接部位；一个接触孔，该槽孔通过 用于连接所述扩散层和所述上层连接部位的所述层间膜，所述接触孔的孔径等于所述下层连接部位之间的间距；一个置于所述接触孔内的第一埋式导体，该导体的从底部到顶部的距离小于所述下层连接部位的底部到顶部的距离；位于所述第一埋式导体之上的置于所 述接触孔侧壁上的第一侧壁绝缘层；以及置于所述接触孔内的所述第一埋式导体之上的第二埋式导体，其高度足以达到与所述上层连接部位相接触。

【技术特征摘要】
JP 1998-4-16 106312/19981．一种半导体基片中的小型接头，其特征在于，其中包括一个在所述半导体基片的表面上形成的一个扩散层；一个布于所述扩散层上的层间膜；埋于所述层间膜中的多个下层连接部位；一个布于所述层间膜上的上层连接部位；一个接触孔，该槽孔通过用于连接所述扩散层和所述上层连接部位的所述层间膜，所述接触孔的孔径等于所述下层连接部位之间的间距；一个置于所述接触孔内的第一埋式导体，该导体的从底部到顶部的距离小于所述下层连接部位的底部到顶部的距离；位于所述第一埋式导体之上的置于所述接触孔侧壁上的第一侧壁绝缘层；以及置于所述接触孔内的所述第一埋式导体之上的第二埋式导体，其高度足以达到与所述上层连接部位相接触。2．根据权利要求1中所述的一种半导体基片中的小型接头，其特征在于所述第一埋式导体包括多晶硅。3．根据权利要求1中所述的一种半导体基片中的小型接头，其特征在于所述第一埋式导体包括金属硅化物和难熔金属其中的一种。4．根据权利要求1中所述的一种半导体基片中的小型接头，其特征在于所述第二埋式导体由多晶硅构成。5．根据权利要求1中所述的一种半导体基片中的小型接头，其特征在于还包括替代所述的第二埋式导体的一单层连接部位。6．一种在半导体基片中的小型接头的形成方法，其特征在于，所述基片包括一个在所述...

【专利技术属性】
技术研发人员：坂尾真人，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]