基板在芯片上的芯片阵列式球栅阵列封装的制造方法技术

本发明专利技术公开了一种基板在芯片上的芯片阵列式球栅阵列封装的制造方法，其是在一基板的每一基板单元第一表面上各安装一芯片，使芯片正面黏接在该第一表面上，且呈矩阵排列的基板单元面积小于该芯片；接着利用打线法将复数引线从芯片正面耦合至基板单元的第二表面上；再以一封装胶体包覆保护该引线及芯片正面；最后于引线间的基板单元第二表面上形成有数个焊球。本发明专利技术切单完成后的封装结构符合实际芯片尺寸封装的需求，并具有提升产能、可靠性较佳与降低成本的功效。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种集成电路封装技术，特别是关于一种基板在芯片上的芯片阵列式球栅阵列封装(substrate on chip CA BGA)的制造方法。传统的球珊阵列封装(Ball Grid Array，BGA)，是以印刷电路板作为电子封装基板，如附图说明图1所示，其封装结构为一基板10，其一表面是安装有一芯片12，并利用数引线14连接基板10及芯片12，另有一构装胶体(molding compound)16包覆芯片12及引线14；基板10底部是利用焊球(solder ball)18将芯片12电连接至其它电子装置上。BGA封装虽可提供较多引脚数，却受限于外型尺寸的限制，无法提供更小的体积结构。此乃因该种封装结构需保留相当空间给予打线的用，因此基板尺寸必须大于芯片尺寸，使其无法达到实际芯片尺寸封装的目的；而在散热功能上，因芯片完全被构装胶体包覆住，使其散热效果较差。而为了因应高密度的封装装置，以发展更轻、薄、短、小的电子是统产品，芯片级封装(Wafer Level Package，WLP)技术应运而生，其基本定义为直接在硅芯片20上进行封装，再利用切割道22将硅芯片20切割(dic本文档来自技高网...

【技术保护点】
一种基板在芯片上的芯片阵列式球栅阵列封装，包括： 提供一基板，其上设有呈矩阵排列的复数个基板单元，具有第一表面及第二表面，且每一该基板单元利用一框架连接在一起； 于每一该基板单元的第一表面上安装一芯片，使该芯片正面与该第一表面相黏接，且该芯片面积大于该基板单元； 以打线技术将复数引线从该芯片正面的电路端，耦合至该基板单元的第二表面上； 利用一封装胶体包覆该引线及该芯片正面；以及 在该引线间的该基板单元的第二表面上形成数焊球。

【技术特征摘要】
1.一种基板在芯片上的芯片阵列式球栅阵列封装，包括提供一基板，其上设有呈矩阵排列的复数个基板单元，具有第一表面及第二表面，且每一该基板单元利用一框架连接在一起；于每一该基板单元的第一表面上安装一芯片，使该芯片正面与该第一表面相黏接，且该芯片面积大于该基板单元；以打线技术将复数引线从该芯片正面的电路端，耦合至该基板单元的第二表面上；利用一封装胶体包覆该引线及该芯片正面；以及在该引线间的该基板单元的第二表面上形...

【专利技术属性】
技术研发人员：彭镱良，
申请(专利权)人：威宇半导体香港有限公司，
类型：发明
国别省市：HK[中国|香港]