改进的三维掩膜编程只读存储器制造技术

本发明专利技术为提高３Ｄ－ＭＰＲＯＭ的可制造性提出了多种制造方案；并提出了３Ｄ－ＥＰＲＯＭ同步编程的概念；本发明专利技术还通过布线层折叠来增加３Ｄ－ＲＯＭ的容量；且使用嵌入式接口连接、地址选择线折叠等方法以利于实现位于３Ｄ－ＲＯＭ下方的衬底电路与外界系统之间的接口。２Ｆ开口掩膜版（２ＦＯＭ）在集成电路中有广泛的应用。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及集成电路，更确切地说，三维只读存储器(3D-ROM)的设计。
技术介绍
三维只读存储器(3D-ROM)是一低成本、大容量的固态存储器，其存储元一3D-ROM元—分布在三维空间中。三维只读存储器的基本结构可见授予本专利技术人的美国专利5,835,396、美国专利申请60/332,893、中国专利申请98119572.5和01129103.6。如附图说明图1所示，该3D-ROM含有两个存储层100和200，每个存储层上有多个地址选址线20a...和多个3D-ROM元1aa...。半导体衬底000含有多个晶体管。互联通道孔20av，30av，...为存储元1aa...和衬底上的周边电路提供电连接。在图1A的特例中，存储器层之间有一层间介质，也就是说，每个存储器层均有其自身的字线和位线。在3D-ROM的另一种结构中，两个存储层之间共享字(或位)线。3D-ROM可以分成两类掩膜编程3D-ROM(3D-MPROM)和电编程3D-ROM(3D-EPROM)。3D-MPROM的数字信息由掩膜版定义并在工厂编程；3D-EPROM的数字信息可以电编程并可由用户定义。如图1B-图1D所示，3D-ROM元1是由两个电极20和30以及夹在它们之间的3D-ROM膜组成。图1B和图1C分别表示一逻辑“1”和逻辑“0”3D-MPROM元。它通过信息开口(info-opening)24的存在与否来代表数字逻辑信息。在图1B中，信息开口24的存在使上下电极20、30相互接触而能在一个方向上导电。这里，3D-MPROM膜22含有准导通膜。准导通膜具有以下特性当其上所加的电压小于读电压或与读电压方向相反是，其电阻较大。一种常见的准导通膜是二极管膜，如P+/N-/N+二极管、P+/P-/N+二极管、肖特基二极管等。在图1C中，由于阻挡介质膜23中没有信息开口，上下电极20、30互不接触而不能导电。图1D表示一3D-EPROM元。与3D-MPROM元不同的是，3D-EPROM元的电极20、30之间是一3D-EPROM膜。3D-EPROM膜含有准导通膜22和反熔丝膜22af。 3D-EPROM元通过反熔丝膜22af的完整性来代表数字逻辑信息。在上述3D-ROM元中，电极20、30含有至少一层导电材料，例如金属(如铝、钨、铜等)、金属合金(如TiW等)、金属化合物(如TiSix，WSix，CoSix，NiSix等)、掺杂的半导体材料(如硅、锗等)。本专利技术为提高3D-MPROM的可制造性提出了多种制造方案；并提出了3D-EPROM同步编程的概念；本专利技术还通过布线层折叠来增加3D-ROM的容量；且使用嵌入式接口连接、地址选择线折叠等方法以利于实现位于3D-ROM下方的衬底电路与外界系统之间的接口。2F开口掩膜版(2F opening mask，简称为2FOM)在集成电路中有广泛的应用。专利技术目的本专利技术主要目的是提高3D-MPROM的可制造性。本专利技术另一目的是缩短3D-EPROM的编程时间。本专利技术另一目的是增加3D-ROM的容量。本专利技术另一目的是方便位于3D-ROM下方的衬底电路与外界系统的接口。根据这些以及别的目的，本专利技术提供了一3D-ROM的设计。专利技术的总结本专利技术提供了一3D-MPROM，它具有更好的可制造性。有三种制造方案来达到这个目的1、使用自对准结构。在自对准结构中，不需要一个单独的光刻步骤来对准导通膜进行图形转换。准导通膜是在对字线和位线进行图形转换时同时形成的；2、使用自然结。在含有自然结的存储元中没有一单独的准导通膜。具有准导通膜功能的二极管等是在字线和位线交叉接触处自然形成的；3、使用2F信息开口掩膜(2Finfo-opening mask，简称为2F-IOM；此处，F为该光刻工艺的最小尺寸)。对一些3D-MPROM元来说，它们信息开口图形的最小尺寸可以大于字线或位线的线宽，最好是两倍于线宽。相应地，信息开口掩膜版(info-opening mask)的最小尺寸可以是两倍该工艺的最小尺寸，故将其称为2F-IOM。它的另一个优点是相邻的信息开口可以合并在一起，这样可以简化掩膜版的设计。对3D-EPROM的编程来说，本专利技术提出同步编程的概念，这样可以缩短芯片编程时间。本专利技术采用一种布线层折叠的办法将3D-ROM的周边电路布置在存储阵列下方，以提高阵列效率。本专利技术还提出了嵌入式接口连接和地址选择线折叠等方法。它给位于3D-ROM存储阵列下方的衬底电路提供与外界的接口。2F-IOM不仅可以使用在掩膜编程只读存储器中，还有其他广泛应用。它可以使用在掩膜编程门阵列(MPGA)、基于反熔丝(antifuse)的场编程门阵列(FPGA)中，甚至可以使用在一般集成电路中作为互联线的层间接触。。附图的简要说明图1A是一3D-ROM的透视图；图1B是一逻辑“1”3D-MPROM元的截面图；图1C是一逻辑“0”3D-MPROM元的截面图；图1D是一3D-EPROM元的截面图。图2是一层间交叉、自对准、平台式3D-MPROM(inter-digitatedself-aligned mesa-type 3D-MPROM，简称为ISM 3D-MPROM)的截面图。图3A-图3D是ISM 3D-MPROM的一种工艺流程图。图4是一层间分离、自对准、平台式3D-MPROM(separateself-aligned mesa-type 3D-MPROM，简称为SSM 3D-MPROM)的截面图。图5是一层间交叉、自对准、自然结3D-MPROM(inter-digitatedself-aligned natural-junction 3D-MPROM，简称为ISN 3D-MPROM)的截面图。图6A-图6D表示几种ISN 3D-MPROM元的结构图。图7A-图7D是ISN 3D-MPROM的一种工艺流程图。图8是一层间分离、自对准、自然结3D-MPROM(separateself-aligned natural-junction 3D-MPROM，简称为SSN 3D-MPROM)的截面图。图9A-图9D表示几种SSN 3D-MPROM元的结构图。图10A表示一信息开口图形；图10B表示一信息开口掩膜版；图10C表示另一信息开口图形；图10D表示另一信息开口掩膜版。图11A-图11D是一使用2F-IOM的无缝3D-MPROM的一种工艺流程图。图12表示一具有同步编程的3D-EPROM。图13A-图13D表示两种3D-EPROM存储元的结构图。图14A-图14B描述了一具有独用布线层的3D-ROM；图14C表示一折叠至存储阵列下方的周边电路；图14D-图14E描述了一具有共享布线层的3D-ROM；图14F是另一折叠至存储阵列下方的周边电路。图15是一3D-ROM的截面图。图16A表示一3D-ROM存储阵列以及布置在其四周的互联通道孔；图16B表示沿A′A″的互联通道孔构成的“墙”；图16C-图16D描述嵌入式接口连接的平面图和截面图；图16E-图16F描述通过地址选择线折叠来形成接口通道的平面图和截面图。图17A-图17B表示一使用2F开口掩膜版(2F opening mask，简称为2FOM)来实现互联线的层间接触的掩膜编程门阵列(MPGA)。图18本文档来自技高网...

【技术保护点】
一三维掩膜编程只读存储元，其特征在于含有：第一地址选择线（２０ａ），该第一地址选择线（２０ａ）具有第一宽度（２０ａｗ）；第二地址选择线（３０ｂ），该第二地址选择线（３０ｂ）具有第二宽度（３０ｂｗ）；一３Ｄ－ＭＰＲＯＭ膜（２２）， 所述３Ｄ－ＭＰＲＯＭ膜（２２）形状为矩形，该矩形具有第一边长（２２ｗ１）和第二边长（２２ｗ２），该第一边长（２２ｗ１）等于第一宽度（２０ａｗ），该第二边长（２２ｗ２）等于第二宽度（３０ｂｗ）。

【技术特征摘要】
1.一三维掩膜编程只读存储元，其特征在于含有第一地址选择线(20a)，该第一地址选择线(20a)具有第一宽度(20aw)；第二地址选择线(30b)，该第二地址选择线(30b)具有第二宽度(30bw)；一3D-MPROM膜(22)，所述3D-MPROM膜(22)形状为矩形，该矩形具有第一边长(22w1)和第二边长(22w2)，该第一边长(22w1)等于第一宽度(20aw)，该第二边长(22w2)等于第二宽度(30bw)。2.一三维掩膜编程只读存储元，其特征在于含有第一地址选择线条(20a)；第二地址选择线条(30a′)；一自然结(1nj，1nj′)，该自然结(1nj，1nj′)形成在该第一地址选择线条(20a)和第二地址选择线条(30a′)的交叉处，该自然结(1nj，1nj′)具有准导通特性。3.一三维掩膜编程只读存储器，其特征在于含有第一存储层(ML 100)，该第一存储层(ML 100)含有第一地址选择线(20a)；第二存储层(ML 200)，该第二存储层(ML 200)含有第二地址选择线(20a)；至少部分第一地址选择线(20a)和至少部分第二地址选择线(20a)为同一地址选择线。4.一三维掩膜编程只读存储器，其特征在于含有一衬底电路(000)以及覆盖该衬底电路的层间介质；第一只读存储元，该第一只读存储元含有第一顶电极(30a′)和第一底电极(20a)，所述第一顶电极(30a′)和第一底电极(20a)中至少有一电极含有至少一含有金属材料(20a1)的膜和至少一层含有掺杂半导体材料(20a3)的膜；第二只读存储元，该第二只读存储元含有第二顶电极(20a′)和第二底电极(30a′)；多个穿过该层间介质的互连通道孔(20av)，该互连通道孔(20av)将所述第一、第二顶电极，第一、第二底电极与该衬底电路(000)耦合；所述第一只读存储元与所述第二只读存储元一个叠置在另一个上方。5.一三维掩膜编程只读存储器，其特征在于含有一衬底电路(000)以及覆盖该衬底电路的层间介质；第一只读存储元，该第一只读存储元含有第一顶电极(30a′)和第一底电极(20a)，所述第一顶电极(30a′)和第一底电极(20a)中至少有一电极不含金属材料；第二只读...

【专利技术属性】
技术研发人员：张国飙，
申请(专利权)人：张国飙，
类型：发明
国别省市：90[中国|成都]