半导体装置及其制造方法制造方法及图纸

一种半导体装置，在半导体衬底的表面部中具有形成为沟道区域从内壁面露出的沟。该半导体装置具有：形成在沟的内壁面上的栅绝缘膜；配置在该沟内、并隔着栅绝缘膜与沟的内壁面相对的栅电极。栅电极具有以金属元素为主体的低电阻层。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及具有沟构造的，特别是涉及具有沟构造的功率(power)MOSFET及其制造方法。在沟中嵌入了由多晶硅构成的栅电极。栅电极的多晶硅被扩散了杂质，形成P型或N型半导体，电阻值下降。可是，扩散了杂质的多晶硅的电阻值例如是薄膜电阻为20Ω/cm2左右。具有这样的高电阻值栅电极的MOSFET，电路的开关时间长。因此，这样的MOSFET无法应用于高速开关元件和高速工作电路。另外，伴随着开关损失大，MOSFET的耗电升高。本专利技术的另一目的在于提供耗电低的半导体装置。本专利技术的又一目的在于提供能高速工作的半导体装置的制造方法。本专利技术的再一目的在于提供耗电低的半导体装置的制造方法。本专利技术的半导体装置包含在半导体衬底的表层部中，在形成为沟道区域从内壁面露出的沟的所述内壁面(特别是内壁侧面)上形成的栅绝缘膜；在所述沟内，隔着所述栅绝缘膜与所述沟的内壁面相对地配置，并具有以金属元素为主体的低电阻层的栅电极。根据本专利技术，栅电极具有以金属元素为主体的低电阻层，所以与只由多晶硅构成的栅电极相比，电阻值低(例如，薄膜电阻为0.3Ω/cm2左右)。栅电极的薄膜电阻理想的是在5Ω/本文档来自技高网...

【技术保护点】
一种半导体装置，包含：在半导体衬底的表层部中，在形成为沟道区域从内壁面露出的沟的所述内壁面上形成的栅绝缘膜；在所述沟内，隔着所述栅绝缘膜与所述沟的内壁面相对地配置，并具有以金属元素为主体的低电阻层的栅电极。

【技术特征摘要】
JP 2002-4-30 2002-1280541.一种半导体装置，包含在半导体衬底的表层部中，在形成为沟道区域从内壁面露出的沟的所述内壁面上形成的栅绝缘膜；在所述沟内，隔着所述栅绝缘膜与所述沟的内壁面相对地配置，并具有以金属元素为主体的低电阻层的栅电极。2.根据权利要求1所述的半导体装置，其中所述低电阻层包含Al、Cu、W、Ti、Ni、Mo、Co和Ag中的一种以上。3.根据权利要求1所述的半导体装置，其中所述低电阻层包含由Al和Si构成的合金。4.根据权利要求1所述的半导体装置，其...

【专利技术属性】
技术研发人员：吉持贤一，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：JP[日本]