由共用衬底集中制作器件芯片的方法技术

多个微镜芯片集中制作在共用衬底上。每个微镜芯片由微镜单元构成，它包含框架、与框架有隔离部分的镜形成部分、以及连接镜形成部分与框架的扭杆。共用衬底受到腐蚀以提供隔离部分以及制作分割沟槽而将共用衬底分割成分立的微镜芯片。制作隔离部分和分割沟槽的腐蚀是彼此并行的。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及到用单片材料衬底集中制作多个器件芯片，尤其是微镜芯片的方法。
技术介绍
由单片材料衬底集中生产多个同样的器件(微镜芯片，半导体激光器单元等)比用相应数目的衬底各自生产可得到较高的生产效率和较低的成本。例如，日本专利公开A-6(1994)-275714号公开了一种方法，它是在单片材料衬底上制作几个半导体激光器单元，然后将衬底分成小片来得到最终产品的。附图中的图12A-12E说明了上述常规方法的主要步骤。按照这种方法，规定数目的半导体激光器单元制作在共用的半导体材料衬底上。如图12A所示，衬底1用粘合剂3临时粘在玻璃片2上并抛光。然后，如图12B所示，在衬底1的上表面盖以抗蚀剂层4，再进行腐蚀而在抗蚀剂层4中形成分割沟槽5。如图12C所示，在衬底1上制作各半导体激光器单元的电极6a。最后，如图12D所示，在相应于分割沟槽5处将衬底1分割开。这样，就得到了图12E所示的分立的半导体激光器单元。按照常规的方法，在材料衬底1上制成了激光器单元的基本结构后才制作分割沟槽。不利的是，这样的制作过程由于附加了制作沟槽的步骤而降低了生产效率。
技术实现思路
在上述状况下提出了本专利技术。因此，本专利技术的目的是提供一种在单片材料衬底上制作多个器件芯片，尤其是微镜芯片的方法，它比常规方法有较高的生产效率和较低的成本。根据本专利技术的第一方面，提供了一种由共用衬底集中制作多个微镜芯片的方法，每个微镜芯片都包含微镜单元，后者配有框架、与框架有隔离部分的镜形成部分、以及连接镜形成部分与框架的扭杆。此方法包括腐蚀共用衬底来形成上述的隔离部分；腐蚀共用衬底来形成分割沟槽以使共用衬底分割成微镜芯片。制作隔离部分的腐蚀与制作分割沟槽的腐蚀是并行的。这样，生产效率大为改善，因为无须进行两个独立的制作隔离部分和分割沟槽的腐蚀过程。此外，减少腐蚀过程还可降低生产期间较脆的微镜芯片破损的机会。共用衬底可由例如硅制成。为具有导电性，硅衬底可掺以适当的p型或n型杂质。从共用衬底分割成的每个微镜芯片可至少含有一个微镜器件。为使生产效率较高，每个微镜芯片可包含多个(例如80个)安排成阵列的微镜器件。根据本专利技术，制作框架与镜形成部分隔离部分的腐蚀和制作分割沟槽的腐蚀，可为干法或湿法腐蚀。优选地，使用SF6气体和C4F8气体的DRIE(深度反应离子刻蚀)可用于精确和精细的腐蚀结果。优选地，在进行制作分隔沟槽的腐蚀时可形成与微镜芯片角上相连的增强部分。此增强部分可由共用衬底未腐蚀的剩余部分来制成。配备这种增强部分可防止共用衬底因微镜芯片角上的应力集中而过早地沿分割沟槽裂开。增强部分的厚度可为，例如，10μm，使在不再需要时可容易地除去之。优选地，增强部分可与扭杆一起制成。优选地，分割沟槽可包括第一沟槽和终止在第一沟槽某处的第二沟槽。这种安排的好处是能作为保护物来防止裂痕沿第二沟槽扩展。优选地，分割沟槽可包括彼此分开的闭环，每个闭环围绕着一个相应的微镜芯片。此外，每个闭环可扩展为矩形或非矩形(例如，圆形)的。在此情形下，相邻的环可由共用衬底的未腐蚀部分彼此隔开。有利的是，即使在沟槽部分过早产生裂痕，共用衬底的剩余部分使裂痕不会向相邻沟槽延伸。优选地，共用衬底可包括复合板块，它包含第一导电层、第二导电层以及夹于其间的中间绝缘层，其中分割沟槽和所述隔离部分都制作在第一和第二导电层中。导电层可由n型或p型掺杂的硅制成。中间绝缘层可由二氧化硅制成，这可用氧化导电层表面来得到。优选地，分割沟槽的延伸可偏离共用衬底晶轴。根据本专利技术的第二方面，提供了一种由共用衬底集中制作多个器件芯片的方法。此方法包括在建立器件芯片结构的过程中进行腐蚀；进行腐蚀来制作分割沟槽以将共用衬底分割成分立的器件芯片；以及在分割沟槽中制作连接各器件芯片角的增强部分。建立器件芯片结构过程中的腐蚀可与制作分割沟槽的腐蚀并行。增强部分可由共用衬底未腐蚀的剩余部分制成。从下面的详细描述并参照附图，本专利技术的其他特点和优点将更为明显。附图说明图1为一平面图，表示由本专利技术的方法生产的微镜芯片的上部；图2为一底视图，表示图1微镜芯片的下部；图3A、3B和3C分别为沿图1A-A、B-B和C-C线截取的剖面图；图4A-4H和图5A-5D说明了本专利技术的方法的步骤；图6表示本专利技术的方法所用的第一掩模；图7表示本专利技术的方法所用的第二掩模；图8表示本专利技术的方法所用的第三掩模；图9为一剖面图，表示根据本专利技术制作分割沟槽的一种可能安排；图10A-11B表示根据本专利技术制作分割沟槽的其他可能安排；图12A-12E表示由共用衬底制作半导体器件芯片的常规方法。具体实施例方式下面将参照附图说明本专利技术的优选实施发方式。图1-3说明了根据本专利技术优选实施方式的微镜芯片100(只表示四个)。具体地，图1为一平面图，表示芯片100的上部，而图2表示同一芯片100的下部。图3A-3C分别为沿图1A-A、B-B和C-C线截取的剖面图。在说明的实例中，为了说明和描述清楚起见，每个微镜芯片100都被描述为包含单个微镜元件。然而，根据本专利技术，每个微镜芯片100可包含排成阵列的多个微镜元件(例如，80个元件)。如图1和2所示，作为单元的每个微镜芯片100配有镜子部分110、环绕镜子部分110的框架以及连接镜子部分110与框架120的一对扭杆130。镜子部分110与框架120只由一对扭杆130彼此相连，而在其他部分则由纵向伸展的隔离部分100a隔开。按照这种安排，镜子部分110可绕扭杆130的轴线对框架120扭转。微镜芯片100的所有部件，除了镜层111和绝缘表面140外，都可由导电材料集成制作。导电材料可为Si(硅)掺以P(磷)或As(砷)而得到的n型半导体，或Si掺以B(硼)得到的p型半导体。也可使用金属如W(钨)作为导电材料。如图1所示，镜子部分110的上表面由薄反射层(镜层)111构成。此外，在镜子部分的两个相对的侧面制作有第一梳状电极110a、110b。如图2和3所示，框架120具有多层结构，包括主框架部分121、一对电极基座122、以及夹在主框架部分121与电极基座122间的绝缘层140。电极基座122与由框架向内伸展的第二梳状电极122a、122b制作在一起。第二梳状电极122a、122b就位于镜子部分110的第一梳状电极110a、110b之下。为免干扰镜子部分110的工作，第一梳状电极110a、110b在横向上与第二梳状电极122a、122b错开(见图3C)。如图3B所示，扭杆130的厚度小于镜子部分110并与主框架部分121相连。下面参照图4A-4H和5A-SD来说明制作微镜芯片100的方法。注意，这些图是沿图1D-D线实线部分截取的剖面图。首先，如图4A所示，制备两个硅片100′。这些晶片是掺以n型或p型杂质(例如As或B)而成为导电的。在每个晶片100′上，用热氧化形成，例如，厚500nm的二氧化硅层140。然后，如图4B所示，使各二氧化硅层140彼此接触，并在氮气氛中100℃下退火使之固结。此后，抛光晶片表面而提供一SOI晶片101′(Si/SiO2/Si各层的厚度可为100μm、1μm和100μm)。SOI晶片101′的直径为7.62cm(3英寸)。附加的二氧化硅层140用作中间绝缘层，使掺杂的硅衬底彼此电绝缘。然后，如图4C本文档来自技高网...

【技术保护点】
一种由共用衬底集中制作多个微镜芯片的方法，每个微镜芯片包含一个微镜单元，该微镜单元包括一个框架、通过隔离部分而与框架分开的镜形成部分、以及连接镜形成部分与框架的扭杆，该方法包括：腐蚀所述共用衬底以形成所述的隔离部分；以及，腐蚀所述共用衬底以形成将共用衬底分割成所述多个微镜芯片的分割沟槽，其中制作所述隔离部分的腐蚀形成是与制作分割沟槽的腐蚀形成并行进行的。

【技术特征摘要】
JP 2002-7-18 210197/20021.一种由共用衬底集中制作多个微镜芯片的方法，每个微镜芯片包含一个微镜单元，该微镜单元包括一个框架、通过隔离部分而与框架分开的镜形成部分、以及连接镜形成部分与框架的扭杆，该方法包括腐蚀所述共用衬底以形成所述的隔离部分；以及，腐蚀所述共用衬底以形成将共用衬底分割成所述多个微镜芯片的分割沟槽，其中制作所述隔离部分的腐蚀形成是与制作分割沟槽的腐蚀形成并行进行的。2.根据权利要求1的方法，其中在制作分割沟槽的腐蚀期间形成了连接各微镜芯片角的增强部分，此增强部分是由共用衬底未腐蚀的剩余部分制成的。3.根据权利要求2的方法，其中增强部分的制作是与扭杆的制作并行的。4.根据权利要求1的方法，其中分割沟槽包含第一沟槽和终止在第一沟槽某处的第二沟槽。5.根据权利要求1的方法，其中分割沟槽...

【专利技术属性】
技术研发人员：高马悟觉，水野义博，奥田久雄，佐脇一平，壼井修，中村义孝，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]