半导体晶片制造技术

本发明专利技术披露一种半导体晶片，其特征是，包括多个集成电路芯片区域，每一集成电路芯片区域周围是切割线围绕，经由切割线以及晶片机械切割步骤，可以将多个集成电路芯片区域分开，其中每一集成电路芯片具有四个转角；保护层，同时覆盖前述的集成电路芯片区域以及切割线；第一沟槽，是蚀刻穿过前述的保护层，然后至少蚀刻至介电层，并且仅被安排在每一集成电路芯片的四个转角处；第二沟槽，蚀刻穿过前述的保护层，并配置在靠近前述的第一沟槽的位置；以及保护封环结构，介于集成电路芯片区域与第一沟槽之间。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路器件，特别是属于半导体集成电路芯片的制造领域，其中涉及一种能够有效阻挡晶片切割所造成的介电层界面脱层现象的手段的应用。
技术介绍
随着如晶体管等半导体器件的微小化，半导体集成电路的效能以及密度也随之大幅度的提升。当半导体集成电路的制造水平达到次微米或纳米的技术等级时，电阻-电容延迟便成为电路的效能是否能进一步提升的瓶颈。通过降低金属内连结线路的线路电阻或者是降地介电层的电容都可以使电阻-电容延迟问题改善。其中，在降低金属内连结线路的线路电阻方面，芯片制造业者已经在工艺上采用铜金属取代电阻率较高的铝金属，而在降地介电层的电容方面，则积极地找寻更低介电常数的介电材料。然而，与过去所使用的氧化硅介电材料相比较，例如氟硅玻璃或者未掺杂硅玻璃等，目前所采用大部分的低介电常数的介电材料的机械强度仍嫌不足。此外，低介电常数的介电材料的另一个问题是界面间的黏合力差，不论是在两层相同的低介电常数的介电材料之间的界面，或者是在一层低介电常数的介电材料与另一层不同性质的介电层之间的界面。当进行后续的晶片处理步骤时，例如晶片切割，由于低介电常数的介电材料的黏合力不足，往往发生问题。在进行晶片切割时，由于使用机械切刀碾切晶片造成晶片表面需承受应力，因此在晶片切割时或者晶片切割后，会发现在低介电常数的介电材料之间的界面形成界面脱层现象，而影响到集成电路芯片的可靠度。由此可知，在此
中存在着需要以解决上述的晶片切割所造成的界面脱层传播的方法及技术。
技术实现思路
本专利技术的主要目的在于提供一种半导体晶片，其具有有效的加强结构，其被刻意的布设在晶方的四个脆弱转角处，藉以阻挡晶片切割时产生的介电层界面脱层的传播。本专利技术披露一种半导体晶片，其特征是，包括多个集成电路芯片区域，每一集成电路芯片区域周围是切割线围绕，经由切割线以及晶片机械切割步骤，可以将多个集成电路芯片区域分开，其中每一集成电路芯片具有四个转角；保护层，同时覆盖前述的集成电路芯片区域以及切割线；第一沟槽，是蚀刻穿过前述的保护层，然后至少蚀刻至介电层，并且仅被安排在每一集成电路芯片的四个转角处；第二沟槽，蚀刻穿过前述的保护层，并配置在靠近前述的第一沟槽的位置；以及保护封环结构，介于集成电路芯片区域与第一沟槽之间。为了进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图。然而所附图式仅供参考与辅助说明用，并非用来对本专利技术加以限制。附图说明图1是半导体晶片的平面示意图，显示有两条交叉的切割线以及邻近四个晶方或芯片的各一个角。图2则是附图1中沿着切线I-I的剖面示意图。图3是根据本专利技术第二优选实施例的半导体晶片平面示意图。图4是根据本专利技术第三优选实施例的半导体晶片平面示意图。简单符号说明10半导体晶片12集成电路芯片13转角 14晶片切割线18中心集成电路 20增强结构22第一沟槽 24第二沟槽30保护封环结构 40半导体基材42介电层44保护层具体实施方式本专利技术与半导体集成电路芯片的制造有关，特别涉及能够有效阻挡晶片切割所造成的介电层界面脱层现象的手段的应用。如前所述，介电层界面脱层现象发生在低介电常数的介电材料中，有可能在晶片切割过程当中或者切割过程之后造成。在晶片切割之前，晶片上有许多个晶方或芯片，而在每一个晶方或芯片的四个角的位置上，却意外地发现介电层界面脱层现象最为严重，并且介电层界面脱层更深入到晶方或芯片的中心电路区域，即使其外围有晶方封环或者单一裂缝阻挡沟所保护。在每一个晶方或芯片的四个角的位置上介电层界面脱层现象最为严重的原因，相信是晶片切割时所使用的切刀造成的应力特别集中在每一个晶方或芯片的四个角的位置上，才使得这些位置上的介电层界面脱层特别严重。简而言之，过去的半导体集成电路芯片的制造中往往忽略掉每一个晶方或芯片的四个角的脆弱位置，而本专利技术的目的就是提供每一个晶方或芯片的四个角的加强保护，以避免受到介电层界面脱层的侵蚀。请参阅附图1以及附图2，其中附图1是半导体晶片10的平面示意图，显示有两条交叉的切割线以及邻近四个晶方或芯片的各一个角，附图2则是附图1中沿着切线I-I的剖面示意图。半导体晶片10包括许多的集成电路芯片12，为简化说明，仅有部分的集成电路芯片被显示在附图中。每一集成电路芯片12皆有四个转角13。根据本专利技术的优选实施例，如附图1所示，这四个转角13皆非直角。图中的四个集成电路芯片12是由交叉的晶片切割线或者晶片切割道14隔开。在每一集成电路芯片12中形成有中心集成电路18，其中包括的电路器件，例如晶体管、掺杂扩散区、存储器阵列或者金属内连线等等。保护封环结构30围绕着中心集成电路18，其中保护封环结构30在业界又被称作是晶方封环，包括多个金属层，上下堆栈而成。保护封环结构30是该
常用的结构，用来保护中心集成电路18，使其免于受到晶片切割时产生裂缝的侵蚀。保护封环结构30可以是形成在介电层42中的单层的金属阻挡墙，或者亦可以是双层的金属阻挡墙。其中，介电层42可以包括低介电常数介电材料以及其它不同性质的介电材料。如附图2所示，前述的保护封环结构30是在制造中心集成电路18的同时，以相同的介电层沉积步骤以及金属沉积蚀刻等步骤逐步向上堆栈而成。通常会先在半导体基材40中，例如硅基材，形成重掺杂区域(图未示)，然后再将保护封环结构30形成在重掺杂区域上，并允许特定的电压，例如接地电压或者VSS经由重掺杂区域提供给保护封环结构30。最后，在中心集成电路18以及切割道沉积保护层44，例如氮化硅。如前所述，前述的保护封环结构30在集成电路芯片12的四个转角13处并不足以抵挡由于晶片切割造成的应力集中在这四个转角所产生的介电层界面脱层传播。为克服这种晶片切割在这四个脆弱转角13造成的难以抵抗的介电层界面脱层传播，本专利技术提供一种增强结构20，其特别仅刻意的布设在靠近集成电路芯片12的四个脆弱转角13处。增强结构20包括第一沟槽22，其以适当的屏蔽蚀刻保护层44以及介电层42。第二沟槽24，配置在靠近第一沟槽22的位置，用来避免在晶片切割时所产生的大部分介电层界面脱层传播至集成电路芯片12的四个脆弱转角13处。第二沟槽24也是经由蚀刻保护层44以及介电层42而形成。根据本专利技术的优选实施例，第一沟槽22以及第二沟槽24皆是蚀穿保护层44以及介电层42，并且蚀刻到下方的硅基材40。但是，第一沟槽22以及第二沟槽24的蚀刻深度并非本专利技术的重点，亦不应该限制本专利技术的范畴。在其它实施例中，亦可以只有第一沟槽22以及第二沟槽24其中之一有被蚀穿到下方的硅基材40。如附图1所示，第一沟槽22以及第二沟槽24是刻意的排列成类似三角形的组态，如此使得大部分的晶片切割时所产生传播至集成电路芯片12的四个脆弱转角13处的介电层界面脱层可以被第一沟槽22阻挡住，而剩下的可以完全被接下来的第二沟槽24过滤掉。然而，要达成本专利技术的目的，亦可以有其它的变化形式。请参阅附图3，根据本专利技术的第二优选实施例，第一沟槽22以及第二沟槽24是相连接的，如此在四个脆弱转角13处形成三角形的加强结构。同样的，第一沟槽22以及第二沟槽24是蚀穿保护层44以及介电层42。请参阅附图4，根据本专利技术的第三优选实施例，可以形成两组内外的三角形沟槽本文档来自技高网...

【技术保护点】
一种半导体晶片，其特征是，包括：　　　　多个集成电路芯片区域，每一集成电路芯片区域周围由切割线围绕，经由切割线以及晶片机械切割步骤，可以将多个集成电路芯片区域分开，其中每一集成电路芯片具有四个转角；　　　　保护层，同时覆盖前述的集成电路芯片区域以及切割线；　　　　介电层，设于前述的保护层的下方；　　　　第一沟槽，形成在集成电路芯片区域外的切割线上，其中第一沟槽是蚀刻穿过前述的保护层，然后至少蚀刻至介电层，并且仅被安排在每一集成电路芯片的四个转角处；　　　　第二沟槽，蚀刻穿过前述的保护层，然后至少蚀刻至介电层，其中第二沟槽配置在靠近前述的第一沟槽的位置，用来避免在晶片切割时所产生的大部分介电层界面脱层传播至集成电路芯片区域的四个脆弱转角；以及　　　　保护封环结构，介于集成电路芯片区域与第一沟槽之间。

【技术特征摘要】
1.一种半导体晶片，其特征是，包括多个集成电路芯片区域，每一集成电路芯片区域周围由切割线围绕，经由切割线以及晶片机械切割步骤，可以将多个集成电路芯片区域分开，其中每一集成电路芯片具有四个转角；保护层，同时覆盖前述的集成电路芯片区域以及切割线；介电层，设于前述的保护层的下方；第一沟槽，形成在集成电路芯片区域外的切割线上，其中第一沟槽是蚀刻穿过前述的保护层，然后至少蚀刻至介电层，并且仅被安排在每一集成电路芯片的四个转角处；第二沟槽，蚀刻穿过前述的保护层，然后至少蚀刻至介电层，其中第二沟槽配置在靠近前述的第一沟槽的位置，用来避免在晶片切割时所产生的大部分介电层界面脱层传播至集成电路芯片区域的四个脆弱转角；以及保护封环结构，介于集成电路芯片区域与第一沟槽之间。2.根据权利要求1所述的半导体晶片，其特征在于，半导体晶片还包括硅基材，并且至少第一沟槽或第二沟槽的其中之一，是蚀穿前述的保护层以及介电层，深度直达硅基材表面。3.根据权利要求1所述的半导体晶片，其特征在于，前述的保护层包括氮化硅。4.根据权利要求1所述的半导体晶片，其特征在于，前述的四个转角不是直角。5.根据权利要求1所述的半导体晶片，其特征在于，第一沟槽与第二沟槽相接。6.根据权利要求5所述的半导体晶片，其特征在于，第一沟槽与第二沟槽相接，形成三角形加强结构。7.根据权利要求1所述的半导体晶片，...

【专利技术属性】
技术研发人员：林宗辉，刘洪民，饶瑞孟，张文通，陈国明，何凯光，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]