半导体装置测试结构与形成方法制造方法及图纸

本发明专利技术提供一种半导体装置测试结构，除了包含一多重内连线与电性耦耦接至此多重内连线的二个相互分离的讯号传收端外，还包含用以提供接地管道的一传导元件。在此，传导元件的一端同时电性耦接至多重内连线与一讯号传收端（用以传收低电位讯号），而另一端则电性耦接至一电位基准点。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关于。本专利技术藉由在多重内连线与用以传收低电位讯号的讯号传收端之间安插一导体元件，消除累积于多重内连线的电荷等，来提升测试结果的精确度与可信度。
技术介绍
介层孔(via)、插塞(plug)与多重内连线(multilevel interconnection)是当代半导体产品所不可或缺的基本组成成份。因此，如何测量与如何确保这些基本组成成份的品质，是一个重要的问题。已知技术中，通常是通过对测试结构的测量来验证这些基本组成成份的品质。在此，测试结构通常是由相互串连(in series)并由金属导线(metal lines)相互连接的多数个介层孔所形成的介层链(via chain)，或者说是一个由多数个介洞与金属导线等所形成的多重内连线。并且测试结构的制程与布局(layout)等，通常是与真实产品的多重内连线制程或布局相当。典型的测试结构往往具有上千上万以至上百万个介层孔，并占有相当大比例的底材表面。并且，在测试结构的两端有两个相互分离的讯号传收端(如接垫，pad)。当未进行测量时，测试结构便位于底材上；而当要测量时，便可以通过将二个探针(probe)分别电性耦接至这二个本文档来自技高网...

【技术保护点】
一种半导体装置测试结构，包含： 一多重内连线； 第一讯号传收端，该第一讯号传收端电性耦接至该多重内连线的一端； 第二讯号传收端，该第二讯号传收端电性耦接至该多重内连线的另一端；以及 传导元件，该传导元件的一端电性耦接至该多重内连线，该传导元件的另一端则电性耦接至一电位基准点。

【技术特征摘要】
1.一种半导体装置测试结构，包含一多重内连线；第一讯号传收端，该第一讯号传收端电性耦接至该多重内连线的一端；第二讯号传收端，该第二讯号传收端电性耦接至该多重内连线的另一端；以及传导元件，该传导元件的一端电性耦接至该多重内连线，该传导元件的另一端则电性耦接至一电位基准点。2.如权利要求1所述的半导体装置测试结构，其特征在于，该第一讯号传收端用以传收一高电位讯号。3.如权利要求1所述的半导体装置测试结构，其特征在于，该第二讯号传收端用以传收一低电位讯号。4.如权利要求1所述的半导体装置测试结构，其特征在于，该电位基准点为该多重内连线所位于的一底材。5.如权利要求1所述的半导体装置测试结构，其特征在于，该传导元件一端同时电性耦接至该多重内连线与该第二讯号传收端，而另一端电性耦接至该电位基准点。6.如权利要求1所述的半导体装置测试结构，其特征在于，该传导元件一端同时电性耦接至该多重内连线与该第一讯号传收端，而另一端电性耦接至该电位基准点。7.如权利要求1所述的半导体装置测试结构，其特征在于，该传导元件选自下列之一导体、二极管以及后端短路回路。8.一种半导体装置测试结构，包含一多重内连线，位于一底材上；第一讯号传收端，该第一讯号传收端连接至该多重内连线的一端；一传导元件，该传导元件的一端连接至该多重内连线，该传导元件的另一端则连接至一电位基准点；以及第二讯号传收端，该第二讯号传收端连接至该传导元件。9如权利要求8所述的半导体装置测试结构，其特征在于，该多重内连线位于一底材上，并且该多重内连线并不位于任何掺杂区域上。10.如权利...

【专利技术属性】
技术研发人员：江顺旺，简维廷，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]