【技术实现步骤摘要】
本专利技术涉及一种半导体组件的制造方法,且特别涉及一种应用于先进金属氧化物半导体场效晶体管中的。
技术介绍
晶体管的尺寸使得过去十多年间超大规模集成电路(Ultra-Large ScaleIntegrated,ULSI)芯片的电路密度和速度效益不断的提升。随着现有块状金属氧化物半导体场效晶体管(Bulk Metal-Oxide-Semiconductor Field-EffectTransistor)闸极长度的缩减,能有效的经由闸极控制信道的开关成为一个必须面临的问题。随着晶体管的信道的缩短而降低闸极控制的现象称之为短信道效应(Short Channel Effect)。增加闸极掺杂浓度、降低闸氧化层的厚度以及源/汲极超浅接面(Ultra-shallow Source/Drain Junction)是抑制短信道效应的方式。但是,当组件尺寸小于30纳米时,对于使用块状硅材料形成于硅基底上的传统组件结构而言,在制程上达成增加闸极掺杂浓度、降低闸氧化层的厚度以及源/汲极超浅接面的需求会产生相当多的困难。一个能有效的控制短信道效应和持续符合组件尺寸缩小的历史轨迹的方向 ...
【技术保护点】
一种自动对准接触插塞的制造方法,该接触插塞适用于晶体管的一源/汲极区为一闸极堆栈所分隔的晶体管之上,其特征在于,该制造方法至少包含:形成一接触间隙壁于该闸极堆栈的侧壁上;形成一被动层覆盖该晶体管;形成一接触孔洞于该被 动层内,该接触孔洞暴露部分该接触间隙壁及该源/汲极区;以及形成一导体金属填满该接触孔洞。
【技术特征摘要】
US 2003-4-8 10/409,8101.一种自动对准接触插塞的制造方法,该接触插塞适用于晶体管的一源/汲极区为一闸极堆栈所分隔的晶体管之上,其特征在于,该制造方法至少包含形成一接触间隙壁于该闸极堆栈的侧壁上;形成一被动层覆盖该晶体管;形成一接触孔洞于该被动层内,该接触孔洞暴露部分该接触间隙壁及该源/汲极区;以及形成一导体金属填满该接触孔洞。2.根据权利要求1所述的自动对准接触插塞的制造方法,其特征在于该闸极堆栈包含一闸极电极。3.根据权利要求2所述的自动对准接触插塞的制造方法,其特征在于形成该闸极电极的材料可以为多晶硅和多晶硅锗。4.根据权利要求2所述的自动对准接触插塞的制造方法,其特征在于形成该闸极电极的材料可以为耐火金属。5.根据权利要求1所述的自动对准接触插塞的制造方法,其特征在于该闸极堆栈包含一闸极电极和一闸极帽盖层。6.根据权利要求5所述的自动对准接触插塞的制造方法,其特征在于形成该闸极帽盖层的材料为一介电材料。7.根据权利要求5所述的自动对准接触插塞的制造方法,其特征在于形成该闸极帽盖层的材料为氮化硅。8.根据权利要求5所述的自动对准接触插塞的制造方法,其特征在于形成该闸极帽盖层的材料为氧化硅/氮化硅复合材料。9.根据权利要求...
【专利技术属性】
技术研发人员:杨富量,杨育佳,曾鸿辉,胡正明,
申请(专利权)人:台湾积体电路制造股份有限公司,
类型:发明
国别省市:71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。