【技术实现步骤摘要】
本专利技术涉及到半导体集成电路器件及其制造技术，确切地说是涉及到用来制作细微MISFET(金属绝缘体半导体场效应晶体管)的器件隔离结构以及可用于其制作工艺的技术。
技术介绍
随着半导体芯片或元件的尺寸减小和集成度提高，引进了绝缘膜被埋置在硅衬底中确定的各个沟槽内的浅沟槽隔离(SGI)，作为代替硅局部氧化(LOCOS)方法的一种器件隔离结构。上述的浅沟槽隔离由于下列原因而被认为比LOCOS方法更有利于确保阈值特性以及降低结漏电和背栅效应(a)能够减小器件隔离间距，(b)容易控制器件隔离膜的厚度和设定场的反向电压，以及(c)由于借助于在各个沟槽内部的侧壁和其底部分别注入杂质而能够将防止反型层分隔于扩散层与沟道区。用来制作浅沟槽隔离的普通方法如下首先，对硅衬底进行热氧化，从而在其表面上形成薄的氧化硅膜。然后，用CVD(化学气相淀积)方法在其上淀积氮化硅膜。接着，以光刻胶膜作为掩模，用干法腐蚀方法清除位于器件隔离区中的各个氮化硅膜。然后，以留在各个有源区中的氮化硅膜作为掩模，用干法腐蚀方法在衬底中确定沟槽。接着，利用CVD方法，在包括沟槽内部的衬底上淀积厚的氧化硅膜。...
【技术保护点】
一种半导体集成电路器件的制造方法，它包含下列步骤：（ａ）提供半导体衬底，所述半导体衬底具有在主表面的第一部分上形成的第一图形、在所述主表面的第二部分上形成的第二图形和分别在所述第一和所述第二图形的侧面上形成的第一侧壁和第二侧壁， 其中所述第一侧壁的宽度大于所述第二侧壁的宽度；（ｂ）在所述衬底中自对准于所述第一侧壁形成第一沟槽和在所述衬底中自对准于所述第二侧壁形成第二沟槽；（ｃ）用绝缘膜埋置所述第一和所述第二沟槽；（ｄ）清除所述第一和所述第 二图形；（ｅ）在所述步骤（ｄ）之后，在所述第一部分和所述第二...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：铃木范夫，壹添宏之，児岛雅之，冈本圭司，堀部晋一，渡部浩三，吉田安子，池田修二，高松朗，石塚典男，荻岛淳史，下田真岐，
申请(专利权)人：尔必达存储器株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。