在实现存储单元阵列的位线的低电阻化的同时，实现存储单元阵列形成面积的缩小化。为此，与字线１１正交的各位线２１由在半导体基片１０内形成的扩散位线２１１和其上方的线状金属位线２１２组成。扩散位线２１１在金属位线２１２的下方同样线状形成，金属位线２１２在字线１１间与扩散位线２１１连接。在存储单元阵列上形成层间绝缘膜，金属位线２１２在其中埋置形成。
【技术实现步骤摘要】
本专利技术涉及。
技术介绍
作为在非易失性内存的存储单元中使用的晶体管(存储晶体管)之一有MONOS(Metal Oxide Nitride Oxide Semiconductor)晶体管(例如非专利文献1)该MONOS晶体管具有在半导体基片内形成的源极区和漏极区、在半导体基片上形成的栅绝缘膜、在该栅绝缘膜上形成的栅电极。MONOS晶体管的栅绝缘膜是用氧化硅膜裹夹氮化硅膜的叠层膜(ONO(Oxide Nitride Oxide)膜)。MONOS晶体管通过在ONO膜的氮化硅膜中的陷阱蓄存电荷来保持存储。而且，可以通过在1个MONOS晶体管中位置不同的2处分别局部蓄存电荷，来使1单元中保持2位的存储的、即多位MONOS晶体管也已经存在(被称为NROM)。由此，MONOS晶体管与以往的浮动栅型的存储晶体管等相比，可以大幅度缩小每1位的单元面积。并且还具有构造简单而容易形成的特征、在绝缘膜(氮化硅膜)内蓄存电荷而几乎没有电荷漏泄可靠度高的特征。另一方面，作为非易失性内存的存储单元阵列的结构被公开的有“无场阵列”(例如专利文献1)。此所谓无场阵列被作为为了分离构成阵列的各个元件而不使用场氧化模的阵列。无场的存储单元阵列由于在存储晶体管间不需要场氧化模，而可以在半导体基片上高密度配置存储晶体管，以实现存储单元阵列形成面积的缩小化。Boaz Eitan等着“NROM(2位、阱存NVM单元)真能挑战浮动栅单元吗？(Can NROM，a 2-bit，Trapping Storage NVMCell，Give a Real Challenge to Floating Gate Cell？)”Technicalpaper presented at the International Conference on Solid StateDevices and Materials(Tokyo，1999)，SSDM 1999[专利文献1]美国专利第6174758号说明书
技术实现思路
如上述专利文献1所示出的那样，在以往的无场的存储单元阵列中，位线是在半导体基片内形成的扩散布线(扩散位线)。由于扩散布线与金属布线相比电阻高，所以在有扩散位线的存储单元阵列中，特别是存储单元阵列的规模一旦变大，则位布线的电阻变大。因此，以往为了拟补扩散位线电阻高的影响、谋求位线的低电阻化，而在扩散位线上以数字-数十位的单元间隔形成与上层布线连接的触点。就是说在以往的无场阵列构造的存储单元中，需要确保用于在扩散位线上形成触点的区域。这样就妨碍了存储单元阵列形成面积的缩小化。本专利技术就是为了解决上述的课题，目的是提供一种可以在实现存储单元阵列位线的低电阻化的同时，有助于存储单元阵列形成面积的缩小化的。本专利技术的半导体存储装置，包括在半导体基片上形成的多个线状的字线；与所述字线正交的多个线状的位线；在所述半导体基片的所述位线间形成、以所述字线为栅电极的存储晶体管；在所述存储晶体管上形成的层间绝缘膜，其中，各所述位线由在所述半导体基片内形成的扩散位线；在所述层间绝缘膜中线状埋置形成、在所述字线间与所述扩散位线连接的金属位线组成。而且，本专利技术半导体存储装置的制造方法的第1模式包括(a)在半导体基片上形成下面有栅绝缘膜、上面有第1绝缘膜、侧面有第2绝缘膜的多个线状的字线的工序；(b)在所述字线上形成层间绝缘膜的工序；(c)在所述层间绝缘膜形成与所述字线正交的线状的槽，在所述槽内使所述字线间的所述半导体基片露出的工序；(d)通过在所述槽内进行离子注入，来在所述半导体基片内形成扩散位线的工序；(e)通过用规定的金属埋置所述槽，来在所述槽内形成线状的金属位线的工序。而且，第2模式包括(a)在半导体基片上形成栅绝缘膜，在所述栅绝缘膜上形成有多个线状开口的保护层的工序；(b)通过以所述保护层为掩膜的蚀刻，线状除去所述栅绝缘膜的工序；(c)通过以所述保护层为掩膜的离子注入，在半导体基片内形成线状扩散位线的工序；(d)在所述扩散位线上部形成线状的第3绝缘膜的工序；(e)在所述栅绝缘膜和所述第3绝缘膜之上，形成与所述扩散位线正交、上面有第1绝缘膜、侧面有第2绝缘膜的多个线状字线的工序；(f)在所述字线上形成层间绝缘膜的工序；(g)在所述层间绝缘膜的所述扩散位线的上方形成线状的槽，除去所述槽内的所述字线间的所述第3绝缘膜以使所述扩散位线露出的工序；(h)通过用规定的金属埋置所述槽，来在所述槽内形成线状的金属位线的工序。进一步第3模式包括(a)在半导体基片上形成栅绝缘膜，在所述栅绝缘膜上形成有多个线状开口的保护层的工序；(b)通过以所述保护层为掩膜的蚀刻，线状除去所述栅绝缘膜的工序；(c)在所述半导体基片上部的、以所述工序(b)除去了所述栅绝缘膜的区域，形成线状的第3绝缘膜的工序；(d)在所述栅绝缘膜和所述第3绝缘膜之上，形成与所述第3绝缘膜正交、上面有第1绝缘膜、侧面有第2绝缘膜的多个线状字线的工序；(e)在所述字线上形成层间绝缘膜的工序；(f)在所述层间绝缘膜的所述第3绝缘膜的上方形成比所述扩散位线上绝缘膜幅度窄的线状的槽，除去所述槽内的所述字线间的所述第3绝缘膜以使所述半导体基片露出的工序；(g)通过在所述槽内进行离子注入，来在所述半导体基片内形成扩散位线的工序；(h)通过用规定的金属埋置所述槽，来在所述槽内形成线状的金属位线的工序。依据本专利技术的半导体存储装置，构成其存储单元阵列的各位线由扩散位线和金属位线组成，从而比以往的存储单元阵列位线被低电阻化。因此，不需要形成以位元元线的低电阻化为目的的触点，而有助于存储单元阵列形成面积的缩小化。附图说明图1是实施方式1的半导体存储装置的结构表示图。图2是实施方式1的半导体存储装置的结构表示图。图3是实施方式1的半导体存储装置的制造工序图。图4是实施方式1的半导体存储装置的制造工序图。图5是实施方式1的半导体存储装置的制造工序图。图6是实施方式1的半导体存储装置的制造工序图。图7是实施方式1的半导体存储装置的制造工序图。图8是实施方式1的半导体存储装置的制造工序图。图9是实施方式1的半导体存储装置的制造工序图。图10是实施方式1的半导体存储装置的制造工序图。图11是实施方式1的半导体存储装置的制造工序图。图12是实施方式1的半导体存储装置的制造工序图。图13是实施方式1的半导体存储装置的制造工序图。图14是实施方式1的半导体存储装置的制造工序图。图15是实施方式1的半导体存储装置的制造工序图。图16是实施方式2的半导体存储装置的制造工序图。图17是实施方式2的半导体存储装置的结构表示图。图18是实施方式2的半导体存储装置的结构表示图。图19是实施方式3的半导体存储装置的制造工序图。图20是实施方式3的半导体存储装置的制造工序图。图21是实施方式3的半导体存储装置的制造工序图。图22是实施方式3的半导体存储装置的制造工序图。图23是实施方式3的半导体存储装置的制造工序图。图24是实施方式3的半导体存储装置的制造工序图。图25是实施方式3的半导体存储装置的制造工序图。图26是实施方式3的半导体存储装置的制造工序图。图27是实施方式3的半导体存储装置的制造工序图。图28是实施方式3的半导体存储装置的制造工序图。图29是实施方式3的本文档来自技高网...
【技术保护点】
一种半导体存储装置，其特征在于：包括在半导体基片上形成的多个线状的字线；与所述字线正交的多个线状的位线；在所述半导体基片的所述位线间形成、以所述字线为栅电极的存储晶体管；在所述存储晶体管上形成的层间绝 缘膜，其中，各所述位线由在所述半导体基片内形成的扩散位线；在所述层间绝缘膜中线状埋置形成、在所述字线间与所述扩散位线连接的金属位线组成。
【技术特征摘要】
JP 2003-8-6 287831/031.一种半导体存储装置，其特征在于包括在半导体基片上形成的多个线状的字线；与所述字线正交的多个线状的位线；在所述半导体基片的所述位线间形成、以所述字线为栅电极的存储晶体管；在所述存储晶体管上形成的层间绝缘膜，其中，各所述位线由在所述半导体基片内形成的扩散位线；在所述层间绝缘膜中线状埋置形成、在所述字线间与所述扩散位线连接的金属位线组成。2.权利要求1中记载的半导体存储装置，其特征在于在所述存储晶体管中，所述栅电极下的栅绝缘膜是ONO(OxideNitride Oxide)膜。3.权利要求1或权利要求2中记载的半导体存储装置，其特征在于所述扩散位线在所述金属位线下方线状形成。4.权利要求1或权利要求2中记载的半导体存储装置，其特征在于所述扩散位线在所述金属位线下方、在所述字线之下间断的点线状形成。5.权利要求1或权利要求2中记载的半导体存储装置，其特征在于还具有在所述扩散位线上部线状形成的扩散位线上绝缘膜，所属金属位线在所述字线间穿透所述扩散位线上绝缘膜而与所述扩散位线连接。6.权利要求5中记载的半导体存储装置，其特征在于所述扩散位元元线的幅度比所述扩散位线上绝缘膜的幅度窄。7.一种半导体存储装置的制造方法，其特征在于包括(a)在半导体基片上形成下面有栅绝缘膜、上面有第1绝缘膜、侧面有第2绝缘膜的多个线状的字线的工序；(b)在所述字线上形成层间绝缘膜的工序；(c)在所述层间绝缘膜形成与所述字线正交的线状的槽，在所述槽内使所述字线间的所述半导体基片露出的工序；(d)通过在所述槽内进行离子注入，来在所述半导体基片内形成扩散位线的工序；(e)通过用规定的金属埋置所述槽，来在所述槽内形成线状的金属位线的工序。8.权利要求7中记载的半导体存储装置的制造方法，其特征在于所述栅绝缘膜是ONO膜。9.权利要求7或权利要求8中记载的半导体存储装置的制造方法，其特征在于所述离子注入被相对沿所述槽线倾斜的所述半导体基片从斜向进行。10.权利要求7或权利要求8中记载的半导体存储装置的制造方法，其特征在于所述离子注入被相对所述半导体基片从垂直方向进行。11.一种半导体存储装...
【专利技术属性】
技术研发人员：清水悟，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。