【技术实现步骤摘要】
本专利技术涉及一种半导体元件及其形成方法，特别是涉及一种在半导体元件中，降低单元间距(Cell Pitch)的半导体元件及其形成方法。
技术介绍
半导体元件的制作是一个复杂的制程，一般来说，该制程包括有数个微影制程。在一般的微影制程中，光阻层会沉积在欲被图案化的膜层上，并且暴露在辐射光源中。其中，该辐射光源例如是紫外辐射，且该辐射光源会穿透一个光罩来进行投射，而且为了在光阻中形成图案，还会先在光罩上定义出图案。此外，由于光罩仅让辐射通过至欲被图案化的膜层的选择区域，因此仅有位于选择区域上的光阻层会曝光。之后，再对光阻层进行显影，以在位于下方且欲被图案化的膜层上形成图案化的光阻层。位于下方的部分的膜层会藉由光阻层而暴露出来，并且藉由蚀刻而被移除，而定义出例如是后续所形成的晶体管元件的导电闸极(Gate Conductor)。因此，在光阻中的图案可以重制于下方的膜层中。当然，半导体元件的尺寸尽可能地缩小，对于半导体元件来说，可使其具有更重要的优势。不过，当利用一般的微影制程来制作半导体元件时，微影制程会限制半导体元件的尺寸与密度。例如，一个特定的微影制程其最小解析...
【技术保护点】
【技术特征摘要】
1.一种具有缩小间距(Pitch)的半导体元件的形成方法，其特征在于该方法包括以下步骤提供一基底；在该基底上形成一材料层；在该材料层上形成一光阻层；使该光阻层的顶面暴露在一处理辐射(Treatment Radiation)中；在该光阻层上形成一保护层；移除部分的该保护层，以暴露出位于下方的部分的该光阻层；移除该光阻层；以及以该保护层为一罩幕，移除部分的该材料层。2.根据权利要求1所述的具有缩小间距的半导体元件的形成方法，其特征在于其中该处理辐射包括光辐射；该保护层包括一硅化层(Silylated Layer)；以及该方法包括移除该保护层的其它部分的一额外步骤。3.根据权利要求2所述的具有缩小间距的半导体元件的形成方法，其特征在于其中所述的材料层是选自由一第II族化合物、第III族化合物、第IV族化合物、第V族化合物、第VI族化合物所组成的族群。4.根据权利要求2所述的具有缩小间距的半导体元件的形成方法，其特征在于其中所述的材料层是选自由硅、二氧化硅、经掺杂的二氧化硅、氮化硅、多晶硅、铝、铜、钛、氮化钛、钽与氮化钽所组成的族群。5.根据权利要求2所述的具有缩小间距的半导体元件的形成方法，其特征在于其中所述的材料层是由一高分子树脂所制成的。6.根据权利要求2所述的具有缩小间距的半导体元件的形成方法，其特征在于其中所述的材料层是选自由一介电质抗反射涂布(DielectricAnti-Reflective Coating)、一底部抗反射涂布(Bottom Anti-ReflectiveCoating)与一可显影底部抗反射涂布(Development BottomAnti-Reflective Coating，DeBARC)所组成的族群。7.根据权利要求2所述的具有缩小间距的半导体元件的形成方法，其特征在于其中所述的光阻层是为一图案化的光阻层。8.根据权利要求2所述的具有缩小间距的半导体元件的形成方法，其特征在于其中所述的光阻层是为正光阻。9.根据权利要求2所述的具有缩小间距的半导体元件的形成方法，其特征在于其中所述的光阻层是为正电子束(E-Beam)阻剂。10.根据权利要求2所述的具有缩小间距的半导体元件的形成方法，其特征在于其中使该光阻层暴露在辐射中包括进行一全面性曝光制程(FloodExposure Process)，以改变该光阻层的至少一性质。11.根据权利要求2所述的具有缩小间距的半导体元件的形成方法，其特征在于其中在该光阻层上形成的一硅化层包括硅化(Silyanize)该光阻层的一表面。12.根据权利要求11所述的具有缩小间距的半导体元件的形成方法，其特征在于其中所述的硅化该光阻层的一表面包括在一气相中进行一硅化制程。13.根据权利要求12所述的具有缩小间距的半导体元件的形成方法，其特征在于其中所述的硅化该光阻层的一表面包括在一液相中进行一硅化制程。14.一种具有缩小间距的半导体元件的结构，其特征在于该结构是利用权利要求1所述的半导体元件的形成方法所形成。15.一种具有缩小间距的半导体元件的结构，其特征在于该结构是利用权利要求2所述的半导体元件的形成方法所形成。16.一种具有缩小间距的半导体元件的结构，其特征在于该结构是利用权利要求9所述的半导体元件的形成方法所形成。17.一种具有缩小间距的半导体元件的形成方法，其特征在于该方法包括以下步骤提供一基底，该基底上形成有一第一膜层；在该第一膜层上形成有一第二膜层；对该第二...
【专利技术属性】
技术研发人员：杨金成，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。