制造具有不同厚度氧化膜的半导体器件的方法技术

本发明专利技术公开了一种制造具有不同厚度氧化膜的半导体器件的方法，该方法包括：在衬底（３０１）上形成第一栅氧化膜（３０２）后，通过第一氧氮化工艺形成氮化层（３０３）。从衬底的薄膜部区上有选择地除去第一栅氧化膜。第二栅氧化膜形成工艺在薄膜部区中形成第二栅氧化膜（３０５Ａ），在厚膜部区中形成第三栅氧化膜（３０５Ｂ）。通过实施第二氧氮化工艺，在薄和厚部区形成氮化层（３０６Ａ和３０６Ｂ）。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
本申请要求在先日本申请JP 2003-134265的优先权，该文献引入本文以供参考。
技术介绍
本专利技术涉及一种制造半导体器件的方法，特别是，涉及这样一种半导体器件的制造方法，该半导体器件包括具有不同厚度的栅绝缘膜的晶体管。已知这样一种半导体器件，即在共衬底上形成栅绝缘膜厚度不同的多种晶体管，如同半导体存储器及其外围电路的组合的形成方式。对于用于一种晶体管的薄栅绝缘膜，制造该类型半导体器件的常规方法是使用氧氮化工艺。即，主要将氮元素引入薄栅绝缘膜中。没有或几乎没有氮元素被引入到用于另一种晶体管的厚栅绝缘膜中。通常，如前所述，当栅氧化膜的厚度为7纳米或更大时，氧氮化工艺是不必要的。这是因为厚度等于或大于7纳米的厚栅氧化膜没有诸如漏电流和硼泄漏这样的问题。而且，当栅氧化膜的厚度为5纳米或更大时，氧氮化工艺也是不合乎需要的，因为它使栅氧化膜的可靠性变差。然而，根据最近半导体器件小型化、实现薄的设计并节省能源消耗的需求，晶体管的栅氧化膜趋向于变薄。因此，氧氮化工艺对抑制漏电流和提高晶体管的操作特性有重要意义。因此，在制造包括多种晶体管的半导体器件的情况下，所述晶体管具有不同厚度的栅绝缘膜，重要的本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，所述方法包括用于在衬底上形成具有不同厚度氧化膜的多步氧化工艺，所述方法包括以下步骤：实施氧化膜形成工艺从而在所述衬底上形成各所述氧化膜，和在氧化膜形成工艺后，不可避免地实施氧氮化工艺从而在各所述氧化 膜中形成氮化层。

【技术特征摘要】
JP 2003-5-13 134265/20031.一种制造半导体器件的方法，所述方法包括用于在衬底上形成具有不同厚度氧化膜的多步氧化工艺，所述方法包括以下步骤实施氧化膜形成工艺从而在所述衬底上形成各所述氧化膜，和在氧化膜形成工艺后，不可避免地实施氧氮化工艺从而在各所述氧化膜中形成氮化层。2.如权利要求1所述的制造半导体器件的方法，其中氧化膜形成工艺包括使用垂直扩散设备的湿、干或卤素氧化，或使用单板处理设备的RTO、ISSG或WVG，或使用等离子体处理设备的等离子体氧化。3.如权利要求1所述的制造半导体器件的方法，其中氧氮化工艺包括使用垂直扩散设备的NO、N2O或NH3处理，或使用单板处理设备的NO、N2O或NH3处理，或使用等离子体处理设备的等离子体氮化...

【专利技术属性】
技术研发人员：神田隆行，
申请(专利权)人：尔必达存储器株式会社，
类型：发明
国别省市：JP[日本]