【技术实现步骤摘要】
本专利技术涉及，更为确切地说，涉及使用含铜的金属膜作为布线和接触栓塞的半导体器件，以及这种器件的制造方法。
技术介绍
在半导体器件中，当使用含铜的金属膜作为布线时，一般使用大马士革方法。在大马士革方法的单大马士革方法中，分别形成了下层布线、通路栓塞和上层布线。常用钨膜作为通路栓塞。不过，随着布线和通路栓塞的小型化，含铜金属已经被用作通路栓塞。使用铜作为通路栓塞的单大马士革结构的现有制造方法在日本公开专利申请(JP-P2002-289689A)中已经得到公开。图1A至1L为剖面图，示出了具有单大马士革结构的布线和通路栓塞的现有制造方法。在该例中，对两个层都提供了布线，并且形成通路栓塞来将它们连接起来。如图1A所示，阻止绝缘层102是在中间层绝缘膜101之上形成的，而中间层绝缘膜101是在衬底140之上形成的，并且第一布线层106是在低介电常数绝缘层103中形成的。第一布线层106具有大马士革结构，该结构包含有铜(Cu)布线129和钽/氮化钽(Ta/TaN)的阻挡金属层128。大马士革结构是通过使用现在已知的布线制造处理来形成的。形成的阻止绝缘膜104用于覆盖布...
【技术保护点】
一种半导体器件，包括：形成于衬底上的下层；第一绝缘层，覆盖所述下层；第一凹面区，从所述第一绝缘层的表面延伸至所述下层；第一锥形区，沿着位所述于第一凹面区的底部和所述第一凹面区的内壁之间的夹角部分形成，并且具有 延伸至所述底部的中心的锥形表面；第一导体区，由含铜的材料形成，用于填充其中形成有所述第一锥形区的所述第一凹面区。
【技术特征摘要】
JP 2003-5-13 135051/20031.一种半导体器件，包括形成于衬底上的下层；第一绝缘层，覆盖所述下层；第一凹面区，从所述第一绝缘层的表面延伸至所述下层；第一锥形区，沿着位所述于第一凹面区的底部和所述第一凹面区的内壁之间的夹角部分形成，并且具有延伸至所述底部的中心的锥形表面；第一导体区，由含铜的材料形成，用于填充其中形成有所述第一锥形区的所述第一凹面区。2.如权利要求1所述的半导体器件，其中所述下层包括形成于所述衬底上的中间层绝缘膜；形成于所述中间层绝缘膜上的第二绝缘层；以及在包括对应于所述第一导体区的位置的区域处的所述第二绝缘层中，由含铜材料形成的第二导体区。3.如权利要求2所述的半导体器件，其中所述下层进一步包括沿着位于第一沟槽的底部和所述第一沟槽的每个侧壁之间的夹角部分形成的第二锥形区，所述第一沟槽从所述第二绝缘层的表面延伸至所述中间层绝缘膜，并且提供的所述第二导体区用来填充所述第一沟槽。4.如权利要求3所述的半导体器件，其中所述第二锥形区是由基本上与所述中间层绝缘膜相同的材料来形成的。5.如权利要求2所述的半导体器件，其中所述第二导体区延伸至所述中间层绝缘膜的内部。6.如权利要求2所述的半导体器件，进一步包括形成于所述第一绝缘层和所述第一导体区上的第三绝缘层；以及在包括对应于所述第一导体区的位置的区域处的所述第三绝缘层中，由含铜材料形成的第三导体区。7.如权利要求6所述的半导体器件，进一步包括沿着位于第二沟槽的底部和所述第二沟槽的每个侧壁之间的夹角部分形成的第三锥形区，其中所述第二沟槽从所述第三绝缘层的表面延伸至所述第一导体区，并且所述提供的所述第三导体区用于填充所述第二沟槽。8.如权利要求7所述的半导体器件，其中所述第三锥形区是由基本上与所述第一导体区相同的材料来形成的。9.如权利要求6所述的半导体器件，其中所述第三导体区延伸至所述第一导体区的内部。10.如权利要求1至9的任何一个所述的半导体器件，其中所述第二和第三导体区分别为第一和第二布线，并且所述第一导体区作为接触栓塞，用来连接所述第一和第二布线。11.如权利要求1至9的任何一个所述的半导体器件，其中所述第一凹面区的纵横比等于或大于2。12.一种制造半导体器件的方法，包括如下步骤(a)形成第一凹面区，它从第一绝缘层的表面延伸至所述下层，以便所述下层的表面的一部分被暴露，其中所述第一绝缘层是在形成于衬底上的所述下层上形成的；(b)沿着位于所述第一凹面区的底部和所述第一凹面区的内壁之间的夹角部分形成第一锥...
【专利技术属性】
技术研发人员：竹脇利至，国浩之，小田典明，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。