半导体存储装置及其制造方法制造方法及图纸

在将半导体衬底表面的反型层作为数据线利用的非易失性半导体存储装置中，可兼顾存储单元间特性离散的降低和位成本的降低。在ｐ型阱３内经氧化硅膜４以被埋入的形态形成多个辅助电极Ａ（Ａｎ、Ａｎ＋１），在硅衬底表面１ａ上形成的氧化硅膜（隧道绝缘膜）５的上部紧密地形成存储信息的平均粒径约为６ｎｍ的互不接触的硅微小结晶粒６，进而在与辅助电极Ａ实质上垂直的方向上形成多条字线Ｗ，使字线Ｗ的间隔小于等于字线Ｗ的宽度（栅长）的１／２。由此，由于可将辅助电极Ａ的侧面的反型层作为局部数据线来使用，故可降低电阻，此外，可降低存储器矩阵内的存储单元的特性离散。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及，特别是涉及应用于将在半导体衬底中形成的反型层作为数据线来利用的非易失性半导体存储装置时有效的技术。
技术介绍
作为在携带性方面良好的数据存储的用途，已开始广泛地使用作为半导体非易失性存储器的闪速(flash)存储器。上述闪速存储器的每位的价格逐年地快速下降，其下降程度比只从微细化所预期的下降程度要快，而这一点是利用元件结构上的改善或多值存储的导入而实现的。在文件用途的大容量的闪速存储器的存储单元阵列方式中，作为代表性的方式，有串联地连接了存储单元的NAND型和并列地连接了存储单元的AND型。前者的NAND型例如在F.Arai et al，IEEEInternational Electron Device Meeting pp775-778，2000年(非专利文献1)中作了叙述，AND型例如在T.Kobayashi et al，IEEEInternational Electron Device Meeting pp29-32，2001年(非专利文献2)中作了叙述。另一方面，由于后者的AND型是并列型的，故用于通过控制在浮栅内蓄积的电子的个数来进行多位存储的多值存储动本文档来自技高网...

【技术保护点】
一种半导体存储装置，其特征在于具有：在第１导电类型的半导体衬底内埋入的、互相平行地设置的多条电极线和在与上述电极线实质上垂直的方向上设置的多条字线以及在上述半导体衬底的主面与上述字线之间由绝缘膜包围的电荷保持部件，具有将由上 述电极线在上述半导体衬底的表面上电气形成的第２导电类型的反型层用作连接多个存储单元间的布线的存储单元阵列结构。

【技术特征摘要】
JP 2004-2-9 2004-0316151.一种半导体存储装置，其特征在于具有在第1导电类型的半导体衬底内埋入的、互相平行地设置的多条电极线和在与上述电极线实质上垂直的方向上设置的多条字线以及在上述半导体衬底的主面与上述字线之间由绝缘膜包围的电荷保持部件，具有将由上述电极线在上述半导体衬底的表面上电气形成的第2导电类型的反型层用作连接多个存储单元间的布线的存储单元阵列结构。2.权利要求1所述的半导体存储装置，其特征在于互相邻接的上述字线的间隔小于等于上述字线宽度的1/2。3.权利要求1所述的半导体存储装置，其特征在于上述电荷保持部件包括通过绝缘膜互相绝缘的多个半导体微小结晶粒或金属微小结晶粒。4.权利要求1所述的半导体存储装置，其特征在于上述电荷保持部件包括具有电荷俘获能的绝缘膜。5.权利要求4所述的半导体存储装置，其特征在于上述电荷保持部件由氮化硅或氧化铝构成。6.权利要求1所述的半导体存储装置，其特征在于上述多个存储单元中的每一个存储单元都是多值存储型存储单元。7.一种半导体存储装置，其特征在于具备在第1导电类型的半导体衬底内隔着第1绝缘膜埋入形成的、且在第1方向上延伸的多个辅助电极；在上述多个辅助电极上隔着第2绝缘膜形成的、且在与上述第1方向交叉的第2方向上延伸的多条字线；以及在上述多个辅助电极与上述多条字线的交点上配置的多个存储单元。8.权利要求7所述的半导体存储装置，其特征在于互相邻接的上述字线的间隔小于等于上述字线宽度的1/2。9.权利要求7所述的半导体存储装置，其特征在于在上述辅助电极的下部隔着上述第1绝缘膜形成有第2导电类型的扩散层。10.一种半导体存储装置，具备在半导体衬底的第1方向上延伸的多个辅...

【专利技术属性】
技术研发人员：石井智之，峰利之，笹子佳孝，长部太郎，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]