金属氧化物半导体晶体管和其制造方法技术

本发明专利技术是一种金属氧化物半导体晶体管和其制造方法。所述金属氧化物半导体晶体管的制造方法，首先，提供一基底，基底上形成有栅极。以栅极为第一掩膜，布植基底。其后，形成至少两个第一间隙壁，分别邻接栅极的两侧。以栅极和第一间隙壁为第二掩膜，布植基底。接下来，形成至少两个第二间隙壁，分别邻接第一间隙壁。以栅极、第一间隙壁和第二间隙壁为一第三掩膜，反应暴露的基底，以形成至少两自对准金属硅化物区于基底中，其中自对准金属硅化物区是邻接第二间隙壁。本发明专利技术所述其金属氧化物半导体晶体管和其制造方法，具有较长的接面漏电路径，可减少漏电流。且可保护第一间隙壁的氧化层，以减少后续清洗制程对于氧化层所造成的损伤。

【技术实现步骤摘要】

本专利技术是有关于一种半导体元件和其制造方法，特别是有关具有低漏电流的MOS晶体管。
技术介绍
在半导体集成电路的领域中，包含硅的复合材料和例如Ti和Co的过渡金属是用做形成具有相对低阻值的层。此层一般称为硅化物层。特别是，金属硅化物是形成MOS晶体管的主动区域上，以减少源极和漏极扩散区的片电阻。以下描述一种已知的在MOS晶体管的主动区域上形成金属硅化物层的方法形成一包括一栅极氧化层和一多晶硅层的晶体管的栅极；在硅基底中掺入掺杂物以形成晶体管的源极和漏极扩散区；在整个硅基底表面沉积一过渡金属(例如Ti或Co)；进行一热制程，而在制程期间，过渡金属是和硅反应以形成金属硅化物。因为在MOS晶体管的主动区域上形成的金属硅化物是和栅极自动对准，此制程是称为自对准金属硅化制程(self-aligned-silicidation)，其可简称为“salicidation”，且上述制程所形成的层是称为自对准金属硅化物层(salicide)。金属硅化制程的缺点是为其会在硅和过渡金属的反应期间在其界面消耗部分的硅。如图1所示，在MOS晶体管中，轻掺杂区(lightly doped drain，LDD本文档来自技高网...

【技术保护点】
一种金属氧化物半导体晶体管的制造方法，其特征在于所述金属氧化物半导体晶体管的制造方法包括下列步骤：提供一基底，该基底上形成有一栅极；以该栅极为一第一掩膜，布植该基底；形成至少两个第一间隙壁，分别邻接该栅极的两侧； 以该栅极和该第一间隙壁为一第二掩膜，布植该基底；形成至少两个第二间隙壁，分别邻接该第一间隙壁；及以该栅极、该第一间隙壁和该第二间隙壁为一第三掩膜，反应该暴露的基底，以形成至少两自对准金属硅化物区于该基底中，其中该自对准金 属硅化物区是邻接该第二间隙壁。

【技术特征摘要】
US 2004-7-15 10/891,5771.一种金属氧化物半导体晶体管的制造方法，其特征在于所述金属氧化物半导体晶体管的制造方法包括下列步骤提供一基底，该基底上形成有一栅极；以该栅极为一第一掩膜，布植该基底；形成至少两个第一间隙壁，分别邻接该栅极的两侧；以该栅极和该第一间隙壁为一第二掩膜，布植该基底；形成至少两个第二间隙壁，分别邻接该第一间隙壁；及以该栅极、该第一间隙壁和该第二间隙壁为一第三掩膜，反应该暴露的基底，以形成至少两自对准金属硅化物区于该基底中，其中该自对准金属硅化物区是邻接该第二间隙壁。2.根据权利要求1所述的金属氧化物半导体晶体管的制造方法，其特征在于该第一间隙壁是为氧化硅和氮化硅的堆叠层。3.根据权利要求1所述的金属氧化物半导体晶体管的制造方法，其特征在于该第二间隙壁是为氮化硅或氮氧化硅。4.一种金属氧化物半导体晶体管的制造方法，其特征在于所述金属氧化物半导体晶体管的制造方法包括下列步骤提供一基底，该基底上形成有一栅极；使用一第一掩膜布植该基底，以形成一暂时掺杂区；使用一第二掩膜布植该基底，以形成一第二掺杂区且定义一第一掺杂区，其中第一掺杂区是为部分的暂时掺杂区，第一掺杂区包括一邻接该栅极的第一边和一第二边，第二掺杂区是较第一掺杂区为深且邻接该第一掺杂区的该第二边；及使用一第三掩膜，形成一自对准金属硅化物区，每一自对准金属硅化物区是位于该第二掺杂区中，其中该第一掩膜、该第二掩膜和该第三掩膜是为不同的图案。5.根据权利要求4所述的金属氧化物半导体晶体管的制造方法，其特征在于该第一掩膜是为一栅极。6.根据权利要求4所述的金属氧化物半导体晶体管的制造方法，其特征在于该第二掩膜包括该栅极和两个邻接该栅极两侧的第一间隙壁。7.根据权利要求6所述的金属...

【专利技术属性】
技术研发人员：罗丞曜，林献钦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]