本发明专利技术的课题是:在具有主体接触的SOI器件中,使主体接触和主体区之间具有所要的电阻值,并且,抑制该电阻值的离散。在SOI层(3)中与接触(61)连接的部分(即,元件分离绝缘膜(41)下面),不形成杂质浓度高的P↑[+]区,而使SOI层(3)与主体接触(61)实现肖特基结。此外,在主体接触(61)的表面形成势垒金属(61a),在主体接触(61)和SOI层(3)之间形成由势垒金属(61a)和SOI层(3)起反应形成的硅化物(70)。
【技术实现步骤摘要】
本专利技术涉及,特别涉及具有连接在半导体元件主体区上的接触的半导体装置。
技术介绍
公知有一种使用了SOI衬底的半导体装置(以下称为“SOI器件”),该SOI衬底通过在配设于硅衬底上的氧化膜层(BOX(Buried Oxide埋入氧化物)层)上形成硅层(SOI(Silicon On Insulator绝缘体硅)层)而成。SOI器件可以减小寄生电容、降低功耗和使工作高速化,广泛地应用在通信用LSI或便携式设备等中。通常,作为使SOI器件工作高速化的手段,必需要布线和接触的低电阻化技术。作为这样的低电阻化技术,一般使用在晶体管的栅布线上部或源漏区上部等、SOI器件和接触的连接部分形成硅和金属的化合物层(硅化物层)的方法。例如,像下述的专利文献1那样,利用溅射等将Ti(钛)和Co(钴)等金属层堆积在形成于SOI层上的源漏区上部和由多晶硅形成的栅极上部,并通过进行热处理形成硅化物层。此外,公知有在SOI器件上形成电连接在其主体区上的接触(主体接触(body contact))并通过控制该主体区的电位来实现器件的工作稳定化和高速化的技术。例如,公知有经主体接触将MOS晶体管的栅极连接在主体区上的DTMOS(Dynamic Threshold VoltageMetal-Oxide-Silicon动态临限电压金属氧化物硅)晶体管(例如专利文献2)。专利文献1特开平6-204334号公报(图83-84)专利文献2特开2001-77368号公报在具有主体接触的SOI器件中,因容易从主体接触向主体区流入漏电流,故希望在主体接触和主体区之间具有一定大小的电阻值,以抑制该漏电流并降低功耗。但是,若该电阻值离散,则存在器件的电特性离散的问题。
技术实现思路
本专利技术是为了解决上述问题而提出的,第1目的是在具有主体接触的SOI器件中,使主体接触和主体区之间具有所要的电阻值,第2目的是抑制该电阻值的离散。本专利技术第1方面的半导体装置具有配设在绝缘体层上的半导体层、在上述半导体层上形成的半导体元件和连接在上述半导体层上以便连接到上述半导体元件的主体区上的主体接触,上述主体接触和上述半导体层的连接通过肖特基结实现。本专利技术第2方面的半导体装置具有配设在绝缘体层上的半导体层、在上述半导体层上形成的半导体元件和连接在上述半导体层上以便连接到上述半导体元件的主体区上的主体接触,在上述主体接触和上述半导体层的连接部分形成硅化物,上述硅化物一直到达上述绝缘体层。本专利技术第3方面的半导体装置具有配设在绝缘体层上的半导体层、在上述半导体层上形成的半导体元件和连接在上述半导体层上以便连接到上述半导体元件的主体区上的主体接触,上述主体接触由多晶硅形成。本专利技术第4方面的半导体装置的制造方法具有(a)在配设于绝缘体层上的半导体层上形成规定的半导体元件的工序;(b)形成覆盖上述半导体元件上的层间绝缘膜的工序;(c)在上述层间绝缘膜上,以直到上述半导体层的方式,形成连接到上述半导体元件的主体区上的主体接触用的接触孔的工序;(d)在上述接触孔内露出的上述半导体层上形成直到上述绝缘体层的硅化物的工序。本专利技术第5方面的半导体装置的制造方法具有(a)在配设于绝缘体层上的半导体层的上部形成规定元件形成区的分离绝缘膜的工序;(b)在上述半导体层的元件形成区形成规定的半导体元件的工序;(c)在上述分离绝缘膜上形成到达该分离绝缘膜下面的上述半导体层的开口的工序;(d)在上述开口内露出的上述半导体层上形成直到上述绝缘体层的硅化物的工序;(e)形成将上述半导体元件覆盖的层间绝缘膜的工序;(f)在上述层间绝缘膜上形成连接到上述硅化物上的接触的工序。根据本专利技术第1方面的半导体装置,因主体接触和半导体层的连接经由肖特基结实现,故主体接触和半导体层之间的连接电阻比现有构造要高。因此,能够限制通过主体接触流入半导体元件的主体区的漏电流,可以降低半导体装置的功耗。根据本专利技术第2方面的半导体装置,因在主体接触和半导体层的连接部分形成的硅化物一直到绝缘体层,故该硅化物的形成深度一定,可以抑制硅化物和半导体层的接触面积的离散。结果,可以抑制主体接触和半导体层的连接电阻的离散,可以抑制半导体元件的电特性的离散。根据本专利技术第3方面的半导体装置,因主体接触由多晶硅形成,故主体接触和半导体层之间的连接电阻比现有构造要高。因此,能够限制通过主体接触流入半导体元件的主体区的漏电流,可以降低半导体装置的功耗。根据本专利技术第4方面的半导体装置的制造方法,因在接触孔内露出的半导体层上形成直到绝缘体层的硅化物,故该硅化物的形成深度一定,可以抑制硅化物和半导体层的接触面积的离散。结果,可以抑制主体接触和半导体层的连接电阻的离散,可以抑制半导体元件的电特性的离散。根据本专利技术第5方面的半导体装置的制造方法,因在分离绝缘膜上形成到达该分离绝缘膜下面的半导体层的开口,并在该开口内露出的半导体层上形成直到绝缘体层的硅化物,故该硅化物的形成深度一定,可以抑制硅化物和半导体层的接触面积的离散。结果,可以抑制主体接触和半导体层的连接电阻的离散,可以抑制半导体元件的电特性的离散。附图说明图1是表示实施方式1的半导体装置的结构的图。图2是表示实施方式1的半导体装置的制造工序的图。图3是表示实施方式1的半导体装置的制造工序的图。图4是表示实施方式1的半导体装置的制造工序的图。图5是表示实施方式1的半导体装置的制造工序的图。图6是表示实施方式1的半导体装置的制造工序的图。图7是表示实施方式1的半导体装置的制造工序的图。图8是表示实施方式1的半导体装置的制造工序的图。图9是表示实施方式2的半导体装置的结构的图。图10是表示实施方式2的变形例的图。图11是表示实施方式2的变形例的图。图12是表示实施方式3的半导体装置的结构的图。图13是表示实施方式3的半导体装置的制造工序的图。图14是表示实施方式4的半导体装置的结构的图。图15是表示实施方式4的变形例的图。图16是表示实施方式4的变形例的图。图17是表示实施方式5的半导体装置的结构的图。图18是表示实施方式5的半导体装置的结构的图。图19是表示实施方式5的半导体装置的结构的图。图20是表示实施方式6的半导体装置的结构的图。图21是表示实施方式6的半导体装置的制造工序的图。图22是表示实施方式6的半导体装置的制造工序的图。图23是表示实施方式6的变形例的图。图24是表示实施方式6的变形例的半导体装置的制造工序的图。图25是表示实施方式7的半导体装置的制造工序的图。图26是表示实施方式7的半导体装置的制造工序的图。图27是表示实施方式7的半导体装置的结构的图。图28是表示实施方式8的半导体装置的结构的图。图29是表示实施方式8的半导体装置的制造工序的图。图30是表示实施方式9的半导体装置的制造工序的图。图31是表示实施方式9的半导体装置的制造工序的图。图32是表示实施方式10的半导体装置的结构的图。图33是一般的SRAM单元的电路图。图34是实施方式11的SRAM单元的顶视图。图35是实施方式11的SRAM单元的剖面图。图36是实施方式11的SRAM单元的等效电路图。具体实施例方式<实施方式1> 图1是表示本专利技术实施方式1的半导体装置的结构的图。该半导体装置是在由硅衬底本文档来自技高网...
【技术保护点】
一种半导体装置,其特征在于:具有:配设在绝缘体层上的半导体层、在上述半导体层上形成的半导体元件和连接在上述半导体层上以便连接到上述半导体元件的主体区上的主体接触,上述主体接触和上述半导体层的连接经由肖特基结实现。
【技术特征摘要】
JP 2004-8-27 248181/041.一种半导体装置,其特征在于具有配设在绝缘体层上的半导体层、在上述半导体层上形成的半导体元件和连接在上述半导体层上以便连接到上述半导体元件的主体区上的主体接触,上述主体接触和上述半导体层的连接经由肖特基结实现。2.权利要求1记载的半导体装置,其特征在于在上述半导体层中,在与上述主体接触的连接部分附近,局部形成杂质浓度与其周围不同的区域。3.权利要求1记载的半导体装置,其特征在于上述半导体元件的形成区域由在上述半导体层的上部形成的分离绝缘膜规定,上述主体接触和上述半导体层的连接通过上述主体接触贯通上述分离绝缘膜而到达该分离绝缘膜下面的上述半导体层来实现。4.权利要求3记载的半导体装置,其特征在于上述主体接触还贯通上述分离绝缘膜下面的上述半导体层而到达上述绝缘体层。5.权利要求1至权利要求4的任一项记载的半导体装置,其特征在于在上述主体接触和上述半导体层的连接部分形成有硅化物,上述肖特基结在上述硅化物和上述半导体层之间形成。6.权利要求5记载的半导体装置,其特征在于上述主体接触的表面具有势垒金属,上述硅化物是上述势垒金属和上述半导体层反应形成的。7.权利要求5记载的半导体装置,其特征在于上述硅化物一直到达上述绝缘体层。8.一种半导体装置,其特征在于具有配设在绝缘体层上的半导体层、在上述半导体层上形成的半导体元件和连接在上述半导体层上以便连接到上述半导体元件的主体区上的主体接触,在上述主体接触和上述半导体层的连接部分形成有硅化物,上述硅化物一直到达上述绝缘体层。9.权利要求8记载的半导体装置,其特征在于上述主体接触的表面具有势垒金属,上述硅化物是上述势垒金属和上述半导体层反应形成的。10.权利要求8记载的半导体装置,其特征在于在上述半导体层中,在上述硅化物的附近,局部形成杂质浓度与其周围不同的区域。...
【专利技术属性】
技术研发人员:一法师隆志,岩松俊明,前川繁登,
申请(专利权)人:株式会社瑞萨科技,
类型:发明
国别省市:JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。