半导体装置、CMOS装置及P型半导体装置制造方法及图纸

技术编号:3188404 阅读:165 留言:0更新日期:2012-04-11 18:40
本发明专利技术提供一半导体装置,包括衬底,该衬底具有第一区域及第二区域,该第一区域具有利用一组利用密勒指数{i,j,k}来表示的第一晶向,该第二区域系具有利用一组密勒指数{l,m,n}来表示的第二晶向,其中l↑[2]+m↑[2]+n↑[2]>i↑[2]+j↑[2]+k↑[2]。替代实施例还包括NMOS场效应晶体管形成于该第一区域上,以及第二PMOS场效应晶体管形成于该第二区域上。实施例还包括肖特基接触与该NMOS场效应晶体管与PMOS场效应晶体管至少其中之一共同形成。本发明专利技术的半导体装置可以在栅极的侧壁上形成间隙层,这对源极与漏极区域的掺杂有帮助,并避免源极和漏极区域与栅极之间发生短路现象。

【技术实现步骤摘要】

本专利技术系有关于半导体制造,并且特别有关于一种具有金属-半导体及源极/漏极接触的互补型金属氧化物半导体导体(complimentary metal oxidesemiconductor;CMOS)装置的制造方法。
技术介绍
现今装置所普遍使用的电性接触(contact)是金属-半导体接触。根据材料而定,接触可能为欧姆型(ohmic)或整流型(rectifying)。欧姆型接触不论所流通的电流方向为何,皆具有低电阻。整流型接触,其行为与二极管相同,这是由于其在某一方向能够让电流自由流通,然而却在另一方向具有会阻挡电流的势垒。这个势垒,即所谓的肖特基(Schottky)势垒,是电子从金属穿越至半导体所需要的电势能,并且是决定金属-半导体接触电性的一项重要参数。近来,先进半导体装置使用金属-半导体接触,即肖特基接触,来作为CMOS的源极和/或漏极。这种具有肖特基源极/漏极的CMOS,对于45纳米以下的装置微缩目标拥有众多利益。此源极/漏极的金属/硅化物具有低电阻值,并且在原子尺寸级上不连续。这使得其相对于传统杂质掺杂的源极/漏极技术而言,能够具有较高的装置速率以及尺寸可加以微缩等优点本文档来自技高网...

【技术保护点】
一种半导体装置,包括:衬底,具有第一区域及第二区域,该第一区域具有利用一组密勒指数{i,j,k}来表示的第一晶向,该第二区域系具有利用一组密勒指数{l,m,n}来表示的第二晶向,其中l↑[2]+m↑[2]+n↑[2]>i↑[2]+j↑[2]+k↑[2];NMOS场效应晶体管形成于该第一区域上,以及一第二PMOS场效应晶体管形成于该第二区域上;以及似肖特基接触与该衬底一同形成。

【技术特征摘要】
US 2005-9-6 11/220,1761.一种半导体装置,包括衬底,具有第一区域及第二区域,该第一区域具有利用一组密勒指数{i,j,k}来表示的第一晶向,该第二区域系具有利用一组密勒指数{l,m,n}来表示的第二晶向,其中l2+m2+n2>i2+j2+k2;NMOS场效应晶体管形成于该第一区域上,以及一第二PMOS场效应晶体管形成于该第二区域上;以及似肖特基接触与该衬底一同形成。2.如权利要求1所述的半导体装置,其中该第一晶向包含由{100}及{110}组成的晶向。3.如权利要求1所述的半导体装置,其中l2+m2+n2≥2。4.如权利要求1所述的半导体装置,其中该似肖特基接触包括MOS场效应晶体管源极/漏极。5.如权利要求1所述的半导体装置,其中该似肖特基接触包括材料,其选自退火金属、退火金属硅化物、N型掺质、P型掺质,以及以上材料的组合。6.如权利要求1所述的半导体装置,其中该似肖特基接触包括材料,其选自Mo、Ru、Ti、Ta、W、Hf、Er、Co、Ni、Pt、以上材料的硅化物,以及以上材料的组合。7.如权利要求1所述的半导体装置,其中该似肖特基接触的厚度小于500埃。8.如权利要求1所述的半导体装置,其中该衬底包括掩埋介电质层,其中该掩埋介电质层的...

【专利技术属性】
技术研发人员:葛崇祜柯志欣陈宏玮李文钦季明华
申请(专利权)人:台湾积体电路制造股份有限公司
类型:发明
国别省市:71[中国|台湾]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1