【技术实现步骤摘要】
本专利技术涉及半导体元件的一种熔丝结构,特别是涉及半导体元件中一种具有至少一个热缓冲区块的熔丝结构。
技术介绍
随着持续增加的尺寸,半导体元件变得更容易受硅晶体中缺陷或杂质所影响。单一二极管或晶体管的失效往往构成整个芯片的缺陷。为解决这个问题,在半导体元件中常形成一些包括连接熔丝的冗余电路。如果在工艺之后发现一个电路具有缺陷,可以用一个熔丝转换以将其禁能,并至能一冗余电路。对于存储器元件,缺陷存储单元可以在其地址重新设置一个好的存储单元。在集成电路中使用熔丝的另一个理由是可以将例如是辨识码的控制字符永久地程序化至芯片中。通常,熔丝是由多晶硅或金属线所形成的,但是,熔丝又可依照其被烧断(blown)成断路(open)的方式,而分为激光熔丝(Laser fuse),乃利用激光而以激光束来割断熔丝,与电子熔丝(Electronic fuse),经由电流通入烧熔或烧断熔丝而成断路;电子熔丝多应用于如EEPROM的存储元件中,而激光熔丝多应用于如DRAM的存储元件中。对于激光熔丝的设计而言,首先,一般的集成电路最上层都覆盖有氮化硅、二氧化硅或两者堆栈而成的保护层,在以激光烧熔多晶硅熔丝或金属熔丝时,为避免损及该保护层,故以激光方式烧熔熔丝通常需要在顶层中形成一开口,且激光需准确对准熔丝而不得摧毁其它邻近元件,但是,仍常常因能量过强而对上下层的保护层形成凹洞等损伤。对于多晶硅熔丝而言,需施予一电压而通入一足够大的电流以使其加热,并使熔丝断裂开来(rupture),但是这种技术需要施予相当大的电压以烧熔熔丝;而随着集成电路的尺寸日渐缩小,则能提供的电压也日益变小,所 ...
【技术保护点】
一种半导体元件的熔丝,包括:一第一绝缘层,形成在一半导体基底上;一熔丝层,形成于该第一绝缘层上,其中该熔丝层为具有多个区块,包括一第一区块、一第二区块、一第三区块、一第四区块以及连接第一区块与第四区块的一连结区块,其中第二区 块与第三区块为位于第一区块与第四区块之间,该连结区块位于第二区块与第三区块之间,但与第二区块与第三区块并不相连,而除了该连结区块连接第一区块与第四区块外,其它区块彼此并不相连;一第二绝缘层层,形成在该熔丝层上,其中该第二绝缘层包含多 个介层插塞;以及一顶部金属层,形成在该第二绝缘层上而与该些介层插塞相连接,其中该顶部金属层包括一热缓冲区块,而该热缓冲区块透过多个介层插塞与第二区块与第三区块耦接,但该热缓冲区域与第一区块与第四区块并不耦接。
【技术特征摘要】
1.一种半导体元件的熔丝,包括一第一绝缘层,形成在一半导体基底上;一熔丝层,形成于该第一绝缘层上,其中该熔丝层为具有多个区块,包括一第一区块、一第二区块、一第三区块、一第四区块以及连接第一区块与第四区块的一连结区块,其中第二区块与第三区块为位于第一区块与第四区块之间,该连结区块位于第二区块与第三区块之间,但与第二区块与第三区块并不相连,而除了该连结区块连接第一区块与第四区块外,其它区块彼此并不相连;一第二绝缘层层,形成在该熔丝层上,其中该第二绝缘层包含多个介层插塞;以及一顶部金属层,形成在该第二绝缘层上而与该些介层插塞相连接,其中该顶部金属层包括一热缓冲区块,而该热缓冲区块透过多个介层插塞与第二区块与第三区块耦接,但该热缓冲区域与第一区块与第四区块并不耦接。2.如权利要求1所述的半导体元件的熔丝,其中该熔丝层至少包括一多晶硅层与一金属硅化合物层。3.如权利要求2所述的半导体元件的熔丝,其中金属硅化合物为选自于包括硅化钛、硅化钴、硅化镍和硅化铂的群组。4.如权利要求1所述的半导体元件的熔丝,其中该熔丝层至少包括一多晶硅层。5.如权利要求1所述的半导体元件的熔丝,其中该熔丝层至少包括一金属层。6.如权利要求5所述的半导体元件的熔丝,其中该金属层的材料为选自于包括钛、钨、铝与铜的群组。7.如权利要求1所述的半导体元件的熔丝,其中该熔丝层至少包括一金属合金层。8.如权利要求7所述的半导体元件的熔丝,其中金属合金所使用的材料为选自于包括钛、钨、铝与铜的群组。9.如权利要求1所述的半导体元件的熔丝,其中该第一绝缘层至少包括氧化硅层。10.如权利要求1所述的半导体元件的熔丝,其中该第二绝缘层至少包括氧化硅层。11.如权利要求1所述的半导体元件的熔丝,其中该顶部金属层至少包括一金属层,而该金属层的材料为选自于下列群组包括钛、钨、铝与铜。12.如权利要求1所述的半导体元件的熔丝,其中该些金属插塞所使用的金属材料为选自于包括钛、钨、铝与铜的群组。13.一种半导体元件的熔丝,包括一第一绝缘层,形成在一半导体基底上;一熔丝层,形成于该第一绝缘层上,该熔丝层包括至少一第一区块、一第二区块、介于该第一与该第二区块之间的至少一内区块,而该第一区块、该第二区块与该内区块彼此之间不互相连接,其中该内区块的形状为两端宽而中间窄;一第二绝缘层层,形成在该熔丝层上,其中该第二绝缘层包含多个介层插塞;以及一顶部金属层,形成在该第二绝缘层上而与该些介层插塞相连接,其中该顶部金属层至少包括多个热缓冲区块,而该些热缓冲区块彼此并不相连,其中该些热缓冲区块包括连接到该第一区块及该内区块的一第一热缓冲区块,及连接到该第二区块及该内区块的一第二热缓冲区块。14.如权利要求13所述的半导体元件的熔丝,其中该熔丝层至少包括多晶硅层与...
【专利技术属性】
技术研发人员:郑钧文,梁佳文,李瑞池,薛胜元,
申请(专利权)人:联华电子股份有限公司,
类型:发明
国别省市:71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。