半导体结构及其制造方法技术

本发明专利技术提供一种半导体结构，包括：一基板；一栅极，设置于该基板上；一绝缘层，设置于该基板上并覆盖该栅极；一图案化半导体层，设置于该绝缘层上；一源极与一漏极，设置于该图案化半导体层上；一保护层，覆盖该绝缘层、该源极与覆盖于该漏极的部分边界，露出部分该漏极；以及一像素电极，设置于该基板上并覆盖该漏极边界的该保护层，且与露出的该漏极电性连接。本发明专利技术另提供一种半导体结构的制造方法。

【技术实现步骤摘要】

本专利技术是关于一种半导体结构，特别是关于一种可避免像素电极断线的。
技术介绍
图1为公知半导体结构的俯视图。图2A为图1沿A-A’剖面线所得的剖面示意图。而图2A～图2D为公知半导体结构的制造方法。请参阅图1及图2A，首先，提供一基板1。之后，形成一第一金属线2于基板1上。第一金属线2可为栅线(gate line)或公共线(common line)。接着，形成一绝缘层3于基板1上，并覆盖第一金属线2。之后，形成一半导体层4于绝缘层3上。接着，形成一第二金属线5于半导体层4上。之后，形成一保护层6于第二金属线5上。接着，形成一光刻胶层7于保护层6上，覆盖第一金属线2，露出部分绝缘层3、半导体层4、第二金属线5及保护层6。接着，请参阅图2B，以光刻胶层7为一掩模，由上而下定义保护层6、第二金属线5、半导体层4及绝缘层3，而露出基板1。由于绝缘层3与第二金属线5及半导体层4的材质不同，致使在进行蚀刻定义时，有不同的蚀刻速率，而使蚀刻速率相对较快的绝缘层3与蚀刻速率相对较慢的半导体层4之间的接口处产生不连续现象，即所谓的底切(under cut)8。如图2C移除部分光刻胶层7后，沉积一铟锡氧化电极9于光刻胶层7、保护层6、第二金属线5、半导体层4及基板1表面，如图2D所示。值得注意的是，由于绝缘层3与半导体层4接口处产生的底切(under cut)，使沉积在基板1上的铟锡氧化电极9与沉积在其它层别上的铟锡氧化电极9无法形成连续形态，而造成断线19。
技术实现思路
本专利技术提供一种半导体结构，包括一基板；一栅极，设置于该基板上；一绝缘层，设置于该基板上并覆盖该栅极；一图案化半导体层，设置于该绝缘层上；一源极与一漏极，设置于该图案化半导体层上；一保护层，覆盖该绝缘层、该源极与覆盖于该漏极的部分边界，露出部分该漏极；以及一像素电极，设置于该基板上并覆盖该漏极边界的该保护层，且与露出的该漏极电性连接。本专利技术另提供一种半导体结构的制造方法，包括提供一基板；形成一包含一漏极的有源元件于该基板上；形成一保护层于该基板上，并覆盖该有源元件；形成一光刻胶层于该保护层上，该光刻胶层具有一第一厚度与一第二厚度，且该第一厚度大于该第二厚度，其中具有该第二厚度的该光刻胶层覆盖该漏极的部分边界；以该光刻胶层为一掩模，定义该保护层，以露出该基板及部分该漏极；减少该光刻胶层的厚度，以移除具有该第二厚度的该光刻胶层，使部分该保护层覆盖该漏极的部分边界；沉积一透明导电层于该基板并覆盖该漏极边界的该保护层，且与露出的该漏极电性连接；以及移除剩余的该光刻胶层与其上的该透明导电层，以形成一像素电极。为让本专利技术的上述目的、特征及优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。附图说明图1为公知半导体结构的俯视图；图2A～图2D为公知半导体结构的制造方法；图3为本专利技术半导体结构的剖面示意图；图4为本专利技术半导体结构的剖面示意图；图5A～图5E为本专利技术半导体结构的制造方法；图6为图5B结构的俯视图；图7A～图7E为本专利技术半导体结构的制造方法；图8为图7A及图7B结构的俯视图；图9A及图9B为本专利技术光刻胶层设置的形态。其中，附图标记为公知图1及图2A～图2D1～基板； 2～第一金属线；3～绝缘层；4～半导体层； 5～第二金属线；6～保护层；7～光刻胶层； 8～底切；9～铟锡氧化电极； 19～断线。本专利技术图3、图4、图5A～图5E、图6、图7A～图7E、图8、图9A及图9B10、100～半导体结构； 12、120～基板；14、140～栅极； 16、160～绝缘层；18、180～图案化半导体层； 20、200～源极；22、220～漏极；24、24’、24”、240、240’～保护层；25、250～透明导电层； 26、260～像素电极；28、280～电容； 30、300～第一金属线；32～第二金属线； 34、340～有源元件；36、36’、36”、38、38’、38”、360、360’、360”、380～光刻胶层；h、h1、h2、h3、h4～光刻胶层厚度。具体实施例方式图3是依据本专利技术半导体结构的一实施例的剖面示意图。请参阅图3，半导体结构10包括一基板12、一栅极14、一绝缘层16、一图案化半导体层18、一源极20、一漏极22、一保护层24以及一像素电极26。基板12可为一玻璃基板。绝缘层16与保护层24可包括氧化硅、氮化硅或氮氧化硅。栅极14设置于基板12上。绝缘层16设置于基板12上并覆盖栅极14。图案化半导体层18设置于绝缘层16上。源极20与漏极22设置于图案化半导体层18上。保护层24、24’覆盖绝缘层16、源极20与覆盖于漏极22的部分边界，露出部分漏极22。像素电极26设置于基板12上并覆盖漏极边界的保护层24’，且与露出的漏极22电性连接。图案化半导体层18包括一沟道层(未图标)与一欧姆接触层(未图示)，而以欧姆接触层与源极20与漏极22接触。半导体结构10还包括一电容28，设置于基板12上。电容28可由一第一金属线30、绝缘层16、一第二金属线32与像素电极26所构成。第一金属线30可包括栅线(gate line)或公共线(common line)。图中可看出，图案化半导体层18还设置于绝缘层16与第二金属线32之间。保护层24”还覆盖第二金属线32的部分边界，露出部分第二金属线32。像素电极26还覆盖第二金属线32边界的保护层24”，并与露出的第二金属线32电性连接。图4为依据本专利技术半导体结构的另一实施例的剖面示意图。请参阅图4，半导体结构100包括一基板120、一栅极140、一绝缘层160、一图案化半导体层180、一源极200、一漏极220、一保护层240以及一像素电极260。基板120可为一玻璃基板。绝缘层160与保护层240可包括氧化硅、氮化硅或氮氧化硅。栅极140设置于基板120上。绝缘层160设置于基板120上并覆盖栅极140。图案化半导体层180设置于绝缘层160上。源极200与漏极220设置于图案化半导体层180上。保护层240、240’覆盖绝缘层160、源极200与覆盖于漏极220的部分边界，露出部分漏极220。像素电极260设置于基板120上并覆盖漏极边界的保护层240’，且与露出的漏极220电性连接。图案化半导体层180包括一沟道层(未图标)与一欧姆接触层(未图示)，而以欧姆接触层与源极200和漏极220接触。半导体结构100还包括一电容280，设置于基板120上。电容280可由一第一金属线300、绝缘层160与像素电极260所构成。第一金属线300可包括栅线(gate line)或公共线(commonline)。图中可看出，保护层240还形成于电容280的绝缘层160与像素电极260之间。图5A～图5E说明本专利技术半导体结构的制造方法。请参阅图5A，首先，提供一基板12。之后，形成一包含一漏极22的有源元件34于基板12上。接着，形成一保护层24于基板12上，并覆盖有源元件34。之后，形成一光刻胶层36在保护层24上。光刻胶层36具有一第一厚度h1与一第二厚度h2，且第一厚度h1大于第二厚度h2。其中具有第二厚度h2的光刻胶层36”覆盖漏极22的部分边界。接着，以光刻胶层36为本文档来自技高网...

【技术保护点】
一种半导体结构，包括：一基板；一栅极，设置于该基板上；一绝缘层，设置于该基板上并覆盖该栅极；一图案化半导体层，设置于该绝缘层上；一源极与一漏极，设置于该图案化半导体层上；一保护层，覆盖该绝缘层 、覆盖该源极与覆盖该漏极的部分边界，露出部分该漏极；以及一像素电极，设置于该基板上并覆盖该漏极边界的该保护层，且与露出的该漏极电性连接。

【技术特征摘要】
1.一种半导体结构，包括一基板；一栅极，设置于该基板上；一绝缘层，设置于该基板上并覆盖该栅极；一图案化半导体层，设置于该绝缘层上；一源极与一漏极，设置于该图案化半导体层上；一保护层，覆盖该绝缘层、覆盖该源极与覆盖该漏极的部分边界，露出部分该漏极；以及一像素电极，设置于该基板上并覆盖该漏极边界的该保护层，且与露出的该漏极电性连接。2.根据权利要求1所述的半导体结构，其特征在于，该图案化半导体层包括一沟道层与一欧姆接触层。3.根据权利要求2所述的半导体结构，其特征在于，该欧姆接触层与该源极与该漏极接触。4.根据权利要求1所述的半导体结构，其特征在于，更包括一电容，设置于该基板上。5.根据权利要求4所述的半导体结构，其特征在于，该电容由一第一金属线、该绝缘层、一第二金属线与该像素电极所构成。6.根据权利要求5所述的半导体结构，其特征在于，该第一金属线包括栅线或公共线。7.根据权利要求5所述的半导体结构，其特征在于，该像素电极电性连接于该第二金属线。8.根据权利要求5所述的半导体结构，其特征在于，该图案化半导体层更设置于该绝缘层与该第二金属线之间。9.根据权利要求5所述的半导体结构，其特征在于，该保护层更覆盖该第二金属线的部分边界，露出部分该第二金属线。10.根据权利要求9所述的半导体结构，其特征在于，该像素电极更覆盖该第二金属线边界的该保护层，并与露出的该第二金属线电性连接。11.根据权利要求4所述的半导体结构，其特征在于，该电容由一第一金属线、该绝缘层与该像素电极所构成。12.根据权利要求11所述的半导体结构，其特征在于，该第一金属线包括栅线或公共线。13.根据权利要求11所述的半导体结构，其特征在于，该保护层更形成于该电容的该绝缘层与该像素电极之间。14.一种半导体结构的制造方法，其特征在于，包括提供一基板；形成一包含一漏极的有源元件于该基板上；形成一保护层于该基板上，并覆盖该有源元件；形成一光刻胶层于该保护层上，该光刻胶层具有一第一厚度与一第二厚度，且该第一厚度大于该第二厚度，其中具有该第二厚度的该光刻胶层覆盖该漏极的部分边界；以该光刻胶层为一掩模，定义该保护层，以露出该基板及部分该漏极；减少该光刻胶层的厚度，以移除具有该第二厚度的该光刻胶层，使部分该保护层覆盖该漏极的部分边界；沉积一透明导电层于该基板并覆盖该漏极边界的该保护层，且与露出的该漏极电性连接；以及移除剩余的该光刻胶层与其上的该透明导电层，以形成一像素电极。15.根据权利要求14所述的半导体结构的制造方法，其特征在于，形成该有源元件的步骤包括形成一栅极于该基板上；形成一绝缘层于该基板上，并覆盖该栅极；形成一图案化半导体层于该绝缘层上；以及形成一源极与一漏极于该栅极两侧的该图案化半导体层上。16.根据...

【专利技术属性】
技术研发人员：方国龙，杨智钧，林汉涂，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]