【技术实现步骤摘要】
本专利技术涉及，特别是涉及具有衬底接触的半 导体器件及其制造方法。
技术介绍
近年来，受到半导体器件的高速化、低功耗的要求，人们在积极地进 行着使用在支持衬底上具有隔着被称之为BOX(埋入氧化物层)层的绝缘层 形成的薄的半导体层的SOI (绝缘体上的硅)晶片的半导体器件的开发。在SOI晶片中，由于存在绝缘层，故要形成晶体管的薄的半导体层总 是处于悬浮状态。因此，是一种可以得到晶体管的寄生电容低、可进行完 全的元件隔离等的优点，而且适合于半导体器件的高速化 低功耗化的衬 底构造。但是，由于半导体层总是悬浮着的，故晶体管就存在着易于受村底悬 浮效应的影响，有弯折现象或漏极耐压降低这样的问题。于是，为了固定 支持衬底本身的电位，抑制薄的半导体层的电位变动，从薄的半导体层侧 形成向支持衬底的接触(例如，参看特开2002-190521号公报)。示于特开2002-190521号公报的半导体器件的制造方法，具备如下工序形成贯通SOI层和绝缘层而达到衬底的第l开口部分的工序；在第1 开口部分内形成采用进行埋入离子注入的办法使多晶珪低电阻化了的插入 层的工序；在SOI层上和插入...
【技术保护点】
一种半导体器件，具备：在支持衬底的主面上隔着绝缘膜形成的半导体膜内，具有隔着栅极绝缘膜形成的栅极电极膜、和形成为在栅极长度方向上夹持上述栅极电极膜的源区及漏区的绝缘栅场效应晶体管；在贯通上述半导体膜和上述绝缘膜而达到上述支持 衬底的第１开口部分，具有隔着硅氧化膜形成的多晶硅膜的支持衬底接触部分；在上述半导体膜和上述支持衬底接触部分上形成的层间绝缘膜；通过填充到贯通上述层间绝缘膜而达到上述支持衬底接触部分的第２开口部分内的导电材料连接到上述多晶硅膜 的布线。
【技术特征摘要】
JP 2006-8-23 227110/20061、一种半导体器件，具备在支持衬底的主面上隔着绝缘膜形成的半导体膜内，具有隔着栅极绝缘膜形成的栅极电极膜、和形成为在栅极长度方向上夹持上述栅极电极膜的源区及漏区的绝缘栅场效应晶体管；在贯通上述半导体膜和上述绝缘膜而达到上述支持衬底的第1开口部分，具有隔着硅氧化膜形成的多晶硅膜的支持衬底接触部分；在上述半导体膜和上述支持衬底接触部分上形成的层间绝缘膜；通过填充到贯通上述层间绝缘膜而达到上述支持衬底接触部分的第2开口部分内的导电材料连接到上述多晶硅膜的布线。2、 根据权利要求l所述的半导体器件，其特征在于，在上述多晶硅膜 上，形成有自对准硅化物膜。3、 根据权利要求l所述的半导体器件，其特征在于，上述源区及漏区 的上表面，比上述支持衬底接触部分的上表面低，比上述硅氧化膜的上表 面高04、 根据权利要求2所述的半导体器件，其特征在于，在上述第l开口 部分的外周部，自对准硅化物膜被形成为与上述支持衬底接触部分间隔。5、 根据权利要求l所述的半导体器件，其特征在于，上述硅氧化膜的 厚度大于0小于等于2nm。6、 根据权利要求5所述的半导体器件，其特征在于，上述硅氧化膜和 上述栅极绝缘膜的膜厚相等。7、 根据权利要求l所述的半导体器件，其特征在于，上述多晶硅膜和 上述栅极电极膜的膜厚及电阻值相等。8、 根据权利要求1所述的半导体器件，其特征在于，上述多晶硅膜与 上述硅氧化膜接触的面积，比上述栅极电极膜与上述栅极绝缘膜接触的面 积大。9、 一种半导体器件，具备被配置在支持衬底上的STI包围的第1区域，和被配置在上述STI的 外侧的第2区域；在上述第1区域，在支持衬底的主面上隔着绝缘膜形成的半导体膜内， 具有隔着栅极绝缘膜形成的栅极电极膜、和形成为在栅极长度方向上夹持 上述栅极电极膜的源区及漏区的绝缘栅场效应晶体管；在上述第2区域，在贯通上述半导体膜和上述绝缘膜而达到上述支持 衬底的第l开口部分内，具有隔着硅氧化膜形成的多晶硅膜的支持村底接 触部分；在上述半导体膜和上述支持衬底接触部分上形成的STI; ...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。