半导体器件及其制造方法技术

本发明专利技术的一个形态的半导体器件，具备：在支持衬底的主面上隔着绝缘膜形成的半导体膜内，具有隔着栅极绝缘膜形成的栅极电极膜，和形成为在栅极长度方向上夹持上述栅极电极膜的源区及漏区的绝缘栅场效应晶体管；在贯通上述半导体膜和上述绝缘膜而达到上述支持衬底的第１开口部分内，具有隔着硅氧化膜形成的多晶硅膜的支持衬底接触部分；在上述半导体膜和上述支持衬底接触部分上形成的层间绝缘膜；通过填充到贯通上述层间绝缘膜而达到上述支持衬底接触部分的第２开口部分内的导电材料连接到上述多晶硅膜的布线。

【技术实现步骤摘要】

本专利技术涉及，特别是涉及具有衬底接触的半 导体器件及其制造方法。
技术介绍
近年来，受到半导体器件的高速化、低功耗的要求，人们在积极地进 行着使用在支持衬底上具有隔着被称之为BOX(埋入氧化物层)层的绝缘层 形成的薄的半导体层的SOI (绝缘体上的硅)晶片的半导体器件的开发。在SOI晶片中，由于存在绝缘层，故要形成晶体管的薄的半导体层总 是处于悬浮状态。因此，是一种可以得到晶体管的寄生电容低、可进行完 全的元件隔离等的优点，而且适合于半导体器件的高速化 低功耗化的衬 底构造。但是，由于半导体层总是悬浮着的，故晶体管就存在着易于受村底悬 浮效应的影响，有弯折现象或漏极耐压降低这样的问题。于是，为了固定 支持衬底本身的电位，抑制薄的半导体层的电位变动，从薄的半导体层侧 形成向支持衬底的接触(例如，参看特开2002-190521号公报)。示于特开2002-190521号公报的半导体器件的制造方法，具备如下工序形成贯通SOI层和绝缘层而达到衬底的第l开口部分的工序；在第1 开口部分内形成采用进行埋入离子注入的办法使多晶珪低电阻化了的插入 层的工序；在SOI层上和插入层上形成层间绝缘膜的工序；在层间绝缘膜 上形成达到插入层的第2开口部分的工序。借助于这些工序，就可以对衬底接触孔的底部的硅衬底进行充分的杂 质离子的注入，而且同时形成深度不同的衬底接触孔和在SOI层上形成的 晶体管的接触孔。但是，公开于特开2002-1卯521号公报的半导体器件的制造方法，存 在着要增加用来形成插入层的工序数的问题。为此，就存在着降低生产性， 增大半导体器件的制造成本之虞。就是说，与块状的半导体村底比较，SOI衬底的制造成本也常常显著 地高，在要在SOl衬底上形成半导体器件的情况下，就必须尽可能地简化 制造工艺以降低半导体器件的制造成本。
技术实现思路
本专利技术的一个形态的半导体器件，具备在支持衬底的主面上隔着绝 缘膜形成的半导体膜内，具有隔着栅极绝缘膜形成的栅极电极膜和形成为管；在贯通上述半导体膜和上述绝缘膜而达到上述支持衬底的第1开口部 分内，具有隔着硅氧化膜形成的多晶硅膜的支持衬底接触部分；在上述半 导体膜和上述支持衬底接触部分上形成的层间绝缘膜；通过填充到贯通上 述层间绝缘膜而达到上述支持衬底接触部分的第2开口部分内的导电材料 连接到上述多晶硅膜的布线。本专利技术的另一形态的半导体器件的制造方法，对于隔着绝缘膜形成了 半导体膜的支持村底，形成贯通上述半导体膜和上述绝缘膜而达到上述支 持衬底的第1开口部分，在该笫1开口部分内，隔着硅氧化膜形成多晶硅 膜，在上述半导体膜内，隔着栅极绝缘膜形成栅极电极膜，在上述半导体 膜内把源区及漏区形成为在长度方向上夹持上述栅极电极膜，在上述支持 衬底形成层间绝缘膜，在上述层间绝缘膜形成达到上述多晶珪膜的笫2开 口部分，向上述第2开口部分内瑱充导电材料，在上述层间绝缘膜上形成 通过上述导电材料连接到上述多晶硅膜的布线。 附图说明图1是示出了本专利技术的实施例1的半导体器件的平面图。图2是示出了本专利技术的实施例1的半导体器件的剖面图。图3示出了本专利技术的实施例1的支持衬底接触部分的电流-电压特性。图4是依次示出了本专利技术的实施例1的半导体器件的制造工序的剖面图。图5是依次示出了本专利技术的实施例1的半导体器件的制造工序的剖面图。图6是依次示出了本专利技术的实施例1的半导体器件的制造工序的剖面图。图7是依次示出了本专利技术的实施例1的半导体器件的制造工序的剖面图。图8是依次示出了本专利技术的实施例1的半导体器件的制造工序的剖面图。图9是依次示出了本专利技术的实施例1的半导体器件的制造工序的剖面图。图10是依次示出了本专利技术的实施例1的半导体器件的制造工序的剖面图。图11是依次示出了本专利技术的实施例1的半导体器件的制造工序的剖面图。图12是依次示出了本专利技术的实施例1的半导体器件的制造工序的剖面图。图13是依次示出了本专利技术的实施例1的半导体器件的制造工序的剖面图。图14是示出了本专利技术的实施例2的半导体器件的剖面图。 图15是示出了本专利技术的实施例3的半导体器件的剖面图。 图16是示出了本专利技术的实施例4的半导体器件的剖面图。具体实施方式以下参看图面说明本专利技术的实施例。用图1 ~图13，对本专利技术的实施例1的半导体器件和制造方法进行说 明。图l是示出了半导体器件的平面图、图2是示出了半导体器件的剖面 图、图3示出了半导体器件的支持衬底接触部分的电流-电压特性。图4~ 13是依次示出了半导体器件的制造工序的剖面图。如图1所示，本实施例的半导体器件，将STI19形成为包围第1区域 12。在该STI19的外侧，将第2区域16形成为包围该STI19d。然后，用 STI19e包围该第2区域16。在第1区域14内，形成绝缘栅极场效应晶体管(MOS晶体管)15，在 第2区域16内形成用来固定支持衬底11的电位的支持衬底接触部分17。 该支持衬底接触部分17形成为包围第1区域14的矩形框状。另外，理想 的是，在第2区域16的中央附近把STI19d和e的对准偏差宽裕量形成为 使之最大。该MOS晶体管15，例如，其沟道长度为约0.1微米，沟道宽度为约2 ~ 3微米。另一方面，支持衬底接触部分17的宽度约为0.2微米，总延长约 100微米，此外，理所当然的是，MOS晶体管15并不限于这一大小，沟 道长度也可以更短。此外，在笫1区域14内，也可以形成多个MOS晶体 管15。图2是沿着图1的A-A线的剖面图.如图2所示，在支持衬底11上 具备具有隔着绝缘膜12形成的半导体膜13的第1区域14;和把第1区 域14包围起来，不具有绝缘膜12和半导体膜13的第2区域16,此外， 在支持村底11上，还遍及第1区域14和第2区域16地形成了 n型阱区 18,支持村底11例如是p型硅衬底，绝缘膜12例如;U 度为20nm的硅 氧化膜，半导体膜13例如是厚度55nm的p型硅膜。支持衬底11、绝缘膜12和半导体膜13，是采用向例如硅衬底内深注入氧离子，用高温进行 热处理使得在距硅村底的表面一定的深度上形成氧化膜，同时消除在表面 层内产生的缺陷而制造的SIMOX(氧离子注入隔离)晶片。第1区域14和第2区域16，借助于STI(浅沟隔离)19a、 19b、 19c进 行隔离，MOS晶体管15形成于STI19b、 19c之间，接触部分17形成于 STI19a、 19b之间的中央部分上。形成于第1区域14内的ii-MOS晶体管15，具备形成于半导体膜 13上的栅极绝缘膜20，例如厚度为1.8nm的硅氧化膜；形成于栅极绝缘 膜20上的栅极电极膜21，例如厚度为175nm的多晶珪膜；在半导体膜13在栅极电极膜21的两侧面，分别用把例如厚度20nm的硅氧化膜24 和厚度70nm的硅氮化膜25叠层后从栅极电极的侧面算起的厚度最厚处变 成为卯nra的側壁膜26a、 26b覆盖。此外，该侧壁膜26a、 26b与栅极电 极21和n型阱区18接触的部分是硅氧化膜24。釆用该构造，由于电化陷 阱多的硅氮化膜25不与栅极电极21和n型阱区18接触，故可以防止 n-MOS晶体管15的电学特性的劣化。在栅极电极膜21、源区22和漏区 23上，分别形成有自对准珪化物膜27a、 27b和27c，例如自对准钴硅化物本文档来自技高网...

【技术保护点】
一种半导体器件，具备：在支持衬底的主面上隔着绝缘膜形成的半导体膜内，具有隔着栅极绝缘膜形成的栅极电极膜、和形成为在栅极长度方向上夹持上述栅极电极膜的源区及漏区的绝缘栅场效应晶体管；在贯通上述半导体膜和上述绝缘膜而达到上述支持 衬底的第１开口部分，具有隔着硅氧化膜形成的多晶硅膜的支持衬底接触部分；在上述半导体膜和上述支持衬底接触部分上形成的层间绝缘膜；通过填充到贯通上述层间绝缘膜而达到上述支持衬底接触部分的第２开口部分内的导电材料连接到上述多晶硅膜 的布线。

【技术特征摘要】
JP 2006-8-23 227110/20061、一种半导体器件，具备在支持衬底的主面上隔着绝缘膜形成的半导体膜内，具有隔着栅极绝缘膜形成的栅极电极膜、和形成为在栅极长度方向上夹持上述栅极电极膜的源区及漏区的绝缘栅场效应晶体管；在贯通上述半导体膜和上述绝缘膜而达到上述支持衬底的第1开口部分，具有隔着硅氧化膜形成的多晶硅膜的支持衬底接触部分；在上述半导体膜和上述支持衬底接触部分上形成的层间绝缘膜；通过填充到贯通上述层间绝缘膜而达到上述支持衬底接触部分的第2开口部分内的导电材料连接到上述多晶硅膜的布线。2、 根据权利要求l所述的半导体器件，其特征在于，在上述多晶硅膜 上，形成有自对准硅化物膜。3、 根据权利要求l所述的半导体器件，其特征在于，上述源区及漏区 的上表面，比上述支持衬底接触部分的上表面低，比上述硅氧化膜的上表 面高04、 根据权利要求2所述的半导体器件，其特征在于，在上述第l开口 部分的外周部，自对准硅化物膜被形成为与上述支持衬底接触部分间隔。5、 根据权利要求l所述的半导体器件，其特征在于，上述硅氧化膜的 厚度大于0小于等于2nm。6、 根据权利要求5所述的半导体器件，其特征在于，上述硅氧化膜和 上述栅极绝缘膜的膜厚相等。7、 根据权利要求l所述的半导体器件，其特征在于，上述多晶硅膜和 上述栅极电极膜的膜厚及电阻值相等。8、 根据权利要求1所述的半导体器件，其特征在于，上述多晶硅膜与 上述硅氧化膜接触的面积，比上述栅极电极膜与上述栅极绝缘膜接触的面 积大。9、 一种半导体器件，具备被配置在支持衬底上的STI包围的第1区域，和被配置在上述STI的 外侧的第2区域；在上述第1区域，在支持衬底的主面上隔着绝缘膜形成的半导体膜内， 具有隔着栅极绝缘膜形成的栅极电极膜、和形成为在栅极长度方向上夹持 上述栅极电极膜的源区及漏区的绝缘栅场效应晶体管；在上述第2区域，在贯通上述半导体膜和上述绝缘膜而达到上述支持 衬底的第l开口部分内，具有隔着硅氧化膜形成的多晶硅膜的支持村底接 触部分；在上述半导体膜和上述支持衬底接触部分上形成的STI; ...

【专利技术属性】
技术研发人员：森门六月生，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]