半导体体电阻元件制造技术

提供可以控制性良好且很容易地得到所需的电阻值，并可以改善电阻值的温度依存性以及电压和电流的线性的技术。在具有一个主面（第１主面）、并作为体电阻起作用的半导体电阻层（ｎ型半导体区域（２））的第１主面上，形成导电型与半导体电阻层相反的护环层（ｐ↑［＋］型半导体区域（３）），贯通护环层地形成导电型与半导体电阻层相同、具有高于半导体电阻层以及护环层的高杂质浓度的接触层（ｎ↑［＋＋］型半导体区域（４）），在接触层的上部以及半导体电阻层的下部分别邻接与电解欧姆接触、导电型与半导体电阻层相同、具有大于等于接触层的高杂质浓度的半导体区域（ｎ↑［＋＋］型半导体区域（５）以及ｎ↑［＋＋］型半导体区域（１））。

【技术实现步骤摘要】

本专利技术涉及利用了半导体的块的电阻元件，以及通过应用于具有半导体体电阻元件的组件而变得特别有效的技术，例如通过应用于具有半导体体电阻元件的二极管组件而变得有效的技术。
技术介绍
作为利用了半导体的块的电阻体，已知有与二极管、双极晶体管、MOS晶体管、晶闸管等有源元件并联地形成的电阻。例如，在特开平6-342878号公报(专利文献1)所记载的半导体装置中是如下的构成，即，以使芯片加工阶段的扩散电阻的测定值接近划片后的测定值的方式，在形成了背面电极的n型半导体基板的表面侧上，形成沿着芯片分割端转的平面封闭环状的p型杂质导入区域，在其中央部具有非导入区域，使表面电极(第1主面电极)导电接触这些p型杂质导入区域和其中央部的杂质非导入区域的表面，并在背面的n型半导体基板上形成背面电极。杂质导入区域是平面封闭环状，包围在其环内的半导体基板的中央部的表面是纵型扩散电阻区域的一方的电极接触区域，因此不是偏向芯片分割端形成纵型扩散电阻区域，而是相对于基板厚度方向以左右对称形状形成可以看作没有到达芯片分割端的纵型扩散电阻区域。另外，在特开昭56-94653号公报(专利文献2)所记载的电阻装置中，通过将难导电性的薄膜填充在导电体之间的接触部，可以提供基本不占面积的电阻装置。专利文献1特开平6-342878号公报专利文献2特开昭56-94653号公报在所述以往技术的前者中，由于没有照顾到由电极与半导体的接触电阻的降低，和平面封闭环状的杂质导入区域的收缩效应造成的电阻值的变化，因此存在在2个电极间施加电压时的电阻值，因电压值的变化或电极的极性的变化而变化的问题。若根据本专利技术者们探讨的结果，在所述以往技术中，例如，在所述表面电极的正下方，被平面封闭环状的p型半导体区域夹着的n型半导体区域是发生电压下降的区域，因此从由p型半导体区域和n型半导体区域形成的pn结延伸的耗尽层，便将作为n型半导体区域的中性区域的电流通路变窄(收缩效应)，因此当电流值增大时，有可能发生电阻值变高的现象。另外，在后者中，由于没有照顾到决定电阻值的各个要素的控制，因此存在不能控制性良好地、容易地得到所需的电阻值的问题。
技术实现思路
于是，本专利技术的目的在于提供可以控制性良好且很容易地得到所需的电阻值，并可以改善电压和电流的线性的技术。本专利技术的所述目的以及其他的目的和新的特征，从本说明书的叙述以及附图可以明白。在本申请中公开的专利技术之中，如果简单地说明具有代表性的专利技术的概要，则内容如下。即，其特征在于，在具有一个主面(第1主面)，并作为体电阻起作用的半导体电阻层(第2半导体区域)的所述第1主面上，形成导电型与所述半导体电阻层相反的护环层(第3半导体区域)，贯通该护环层地形成导电型与所述半导体电阻层相同、浓度高于所述半导体电阻层以及所述护环层的高杂质浓度的接触层(第4半导体区域)，在该接触层的上部以及所述半导体电阻层的下部分别邻接与电极欧姆接触、导电型与所述半导体电阻层相同、浓度大于等于所述接触层的高杂质浓度的半导体区域(第5半导体区域以及第1半导体区域)。专利技术的效果在本申请中公开的专利技术之中，如果简单地说明通过具有代表性的专利技术得到的效果，则内容如下。即，根据本专利技术，通过使构成半导体体电阻元件的高杂质浓度的接触层，贯通护环层后与半导体电阻层邻接，可以抑制由伴随电压施加的收缩效应导致的电阻值的变化。另外，根据本专利技术，由于成为电流通路的区域是一定的，因此具有可以容易且控制性良好地得到具有高精度且稳定的电阻值的电阻元件。另外，根据本专利技术，通过使半导体电阻层与和电极欧姆接触的高杂质浓度半导体区域连接，可以减少电极和半导体区域的接触电阻。附图说明图1展示了本专利技术的实施方式1的半导体体电阻元件所具备的半导体芯片，(a)是从上面看的一部分断裂平面图，(b)是(a)所示的半导体芯片的A-A’线的剖面图。图2是用于说明本专利技术的实施方式1的半导体体电阻元件所具备的半导体芯片的动作的剖面图。图3的(a)～(e)是用于制造图1所示的半导体体电阻元件所具备的半导体芯片的主要工序后的剖面图。图4展示了本专利技术的实施方式2的半导体体电阻元件所具备的半导体芯片，(a)是从上面看的一部分断裂剖面图，(b)是(a)所示的半导体芯片的B-B’线的剖面图。图5的(a)～(e)是用于制造图4所示的半导体体电阻元件所具备的半导体芯片的主要工序后的剖面图。图6是本专利技术的实施方式3的半导体体电阻元件所具备的半导体芯片的剖面图，(a)展示了半导体芯片102，(b)展示了半导体芯片103，(c)展示了半导体芯片104，(d)展示了半导体芯片105。图7是展示用模塑树脂将本专利技术的实施方式4的半导体芯片密封的半导体体电阻元件的概观的一部分断裂立体图。图8是具有本专利技术的实施方式5的半导体体电阻元件的二极管组件的一部分断裂平面图。图9是用图8展示的二极管组件的要部剖面图。标号说明1n++型半导体区域(第1半导体区域)2n型半导体区域(第2半导体区域)3p+型半导体区域(第3半导体区域)4n++型半导体区域(第4半导体区域)4a n++型半导体区域(第6半导体区域)5n++型半导体区域(第5半导体区域)6第2电极 7 第1电极8第1钝化膜 8a、8b、8c氧化膜9第2钝化膜 10凹部区域11a 第1引线电极 11b 第2引线电极12 焊锡13金属线14a、14b、14c 模塑树脂 15引线电极20、21、22 电子流100、101、102、103、104、105 半导体芯片110 半导体体电阻元件120 电容器130 二极管 140 电感器200 二极管组件具体实施方式在以下的实施方式中，为了便于说明，在需要时分成多个段或实施方式来说明，除了特别明示的情况之外，它们不是彼此毫无关系的，而是一方为另一方的一部分或全部的变形例、详细内容、补充说明等的关系。另外，在以下的实施方式中，在说到要素的数量等(包括个数、数值、量、范围等)时，除了特别明示的情况以及在原理方面明确地限定为特定的数的情况等之外，不限定为该特定的数，可以是大于等于或小于等于特定的数。同样，在以下的实施方式中，在说到构成要素等的形状、位置关系等时，除了特别明示的情况以及在原理方面明确地认为不是这样的情况等之外，包括实际上与该形状等近似或类似的形状等。这对于所述数值以及范围也是同样的。另外，在用于说明本实施方式的所有图中，对于具有同样功能的要素标以同样的标号，并尽可能地省略其重复说明。以下，根据附图详细地说明本专利技术的实施方式。(实施方式1)图1是本专利技术的实施方式1的半导体体电阻元件所具备的半导体芯片100，(a)是从上面看的一部分断裂平面图，(b)是(a)所示的半导体芯片100的A-A’线上的剖面图。在图1中，具有彼此位于相反侧的第1主面以及第2主面的半导体芯片100，具有拥有第2主面，并且是高浓度(第1杂质浓度)的n型(第1导电型)的n++型半导体区域1(第1半导体区域)，通过外延法形成在n++型半导体区域1上、拥有第1主面、具有比n++型半导体区域1低的第2杂质浓度的n型的n型半导体区域2(第2半导体区域)，从n型半导体区域2的第1主面向第2主面有选择地形成、具有比n型半导体区域2高的第3杂质浓度的p型(第2本文档来自技高网...

【技术保护点】
一种半导体体电阻元件，其特征在于：具备具有彼此位于相反侧的第１主面以及第２主面的半导体芯片；所述半导体芯片具有：第１半导体区域，拥有所述第２主面，具有第１杂质浓度，是第１导电型；第２半导体区域，形成在所述第１ 半导体区域上，拥有所述第１主面，具有比所述第１杂质浓度低的第２杂质浓度，是所述第１导电型；第３半导体区域，从所述第２半导体区域的所述第１主面向所述第２主面有选择地形成，具有高于所述第２杂质浓度的第３杂质浓度，是第２导电型；第 ４半导体区域，从所述第３半导体区域的所述第１主面向所述第２主面有选择地形成，贯通第３半导体区域并与所述第２半导体区域邻接，具有高于所述第２杂质浓度以及所述第３杂质浓度的第４杂质浓度，是第１导电型；第５半导体区域，从所述第３半导体区域 的所述第１主面向所述第２主面有选择地形成，与所述第３半导体区域和所述第４半导体区域邻接，具有高于所述第３杂质浓度且等于或高于所述第４杂质浓度的第５杂质浓度，是所述第１导电型；第１电极，在所述第１主面上以与所述第５半导体区域欧姆接触的 状态形成；以及第２电极，在所述第２主面上以与所述第１半导体区域欧姆接触的状态形成。...

【技术特征摘要】
JP 2006-2-24 2006-0479641.一种半导体体电阻元件，其特征在于具备具有彼此位于相反侧的第1主面以及第2主面的半导体芯片；所述半导体芯片具有第1半导体区域，拥有所述第2主面，具有第1杂质浓度，是第1导电型；第2半导体区域，形成在所述第1半导体区域上，拥有所述第1主面，具有比所述第1杂质浓度低的第2杂质浓度，是所述第1导电型；第3半导体区域，从所述第2半导体区域的所述第1主面向所述第2主面有选择地形成，具有高于所述第2杂质浓度的第3杂质浓度，是第2导电型；第4半导体区域，从所述第3半导体区域的所述第1主面向所述第2主面有选择地形成，贯通第3半导体区域并与所述第2半导体区域邻接，具有高于所述第2杂质浓度以及所述第3杂质浓度的第4杂质浓度，是第1导电型；第5半导体区域，从所述第3半导体区域的所述第1主面向所述第2主面有选择地形成，与所述第3半导体区域和所述第4半导体区域邻接，具有高于所述第3杂质浓度且等于或高于所述第4杂质浓度的第5杂质浓度，是所述第1导电型；第1电极，在所述第1主面上以与所述第5半导体区域欧姆接触的状态形成；以及第2电极，在所述第2主面上以与所述第1半导体区域欧姆接触的状态形成。2.如权利要求1所述的半导体体电阻元件，其特征在于由所述第3半导体区域和所述第2半导体区域形成的第1结面与第1主面的距离，比由所述第4半导体区域和所述第2半导体区域形成的第2结面与第1主面的距离短。3.如权利要求2所述的半导体体电阻元件，其特征在于在所述第1主面上的所述第2半导体区域和所述第5半导体区域之间，存在所述第3半导体区域。4.一种半导体体电阻元件，其特征在于具备具有彼此位于相反侧的第1主面以及第2主面的半导体芯片；所述半导体芯片具有第1半导体区域，拥有所述第2主面，具有第1杂质浓度，是第1导电型；第2半导体区域，形成在所述第1半导体区域上，拥有所述第1主面，具有比所述第1杂质浓度低的第2杂质浓度，是所述第1导电型；第3半导体区域，从所述第2半导体区域的所述第1主面向所述第2主面有选择地形成，具有高于所述第2杂质浓度的第3杂质浓度，是第2导电型；凹部，设在所述第3半导体区域的所述第1主面上；第6半导体区域，包括所述凹部的内面，从所述第3半导体区域的所述第1主面向所述第2主面有选择地形成，与所述第3半导体区域和所述第2半导体区域相接，具有高于所述第3杂质浓度以及第2杂质浓度的第6杂质浓度，是所述第1导电型；第1电极，在所述第...

【专利技术属性】
技术研发人员：村上进，野中武雄，内藤伸二，中村稔，宝藏寺裕之，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]