非易失性存储器及其制造方法技术

本发明专利技术提供了一种非易失性存储器，具有下列构件：多个隔离结构平行设置于基底中，以定义出有源区，并往第一方向延伸；多个控制栅极平行设置于基底上，并往第二方向延伸，其中第二方向与第一方向交错；多个筒状浮置栅极设置于控制栅极下方，且位于相邻两隔离结构之间的有源区上，各浮置栅极具有凹陷部，其中各控制栅极填满各筒状浮置栅极的凹陷部，且覆盖各筒状浮置栅极外侧侧壁；穿隧介电层设置于各筒状浮置栅极与基底之间；栅间介电层设置于各控制栅极与各筒状浮置栅极之间。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件，特别是涉及一种。
技术介绍
非易失性存储器元件由于具有可多次数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，因此已成为个人计算机和电子设备所广泛采用的一种存储器元件。典型的非易失性存储器元件，一般是被设计成具有堆栈式栅极(Stacked-Gate)结构，其中包括以掺杂多晶硅制作的浮置栅极(Floating Gate)与控制栅极(Control Gate)。浮置栅极位于控制栅极和基底之间，且处于浮置状态，没有和任何电路相连接，而控制栅极则与字线(Word Line)相接，此外还包括穿隧氧化层(Tunneling Oxide)和栅间介电层(Inter-Gate Dielectric Layer)分别位于基底和浮置栅极之间以及浮置栅极和控制栅极之间。在目前提高元件集成度的趋势下，会依据设计规则缩小元件的尺寸，通常浮置栅极与控制栅极之间的栅极耦合率(Gate Coupling Ratio)越大，其操作所需的工作电压将越低。而提高栅极耦合率的方法包括增加栅间介电层的电容或减少穿遂氧化层的电容。其中，增加栅间介电层电容的方法为增加控制栅极层与本文档来自技高网...

【技术保护点】
一种非易失性存储器，包括：多个隔离结构，平行设置于基底中，以定义出有源区，并往第一方向延伸；多个控制栅极，平行设置于该基底上，并往第二方向延伸，该第二方向与该第一方向交错；多个筒状浮置栅极，设置于该些控制栅极下方，且 位于相邻两隔离结构之间的该有源区上，各该些浮置栅极具有凹陷部，其中各该些控制栅极填满该些凹陷部，且覆盖各该些筒状浮置栅极外侧侧壁；穿隧介电层，设置于各该些筒状浮置栅极与该基底之间；以及栅间介电层，设置于各该些控制栅极与各该些 筒状浮置栅极之间。

【技术特征摘要】
1.一种非易失性存储器，包括多个隔离结构，平行设置于基底中，以定义出有源区，并往第一方向延伸；多个控制栅极，平行设置于该基底上，并往第二方向延伸，该第二方向与该第一方向交错；多个筒状浮置栅极，设置于该些控制栅极下方，且位于相邻两隔离结构之间的该有源区上，各该些浮置栅极具有凹陷部，其中各该些控制栅极填满该些凹陷部，且覆盖各该些筒状浮置栅极外侧侧壁；穿隧介电层，设置于各该些筒状浮置栅极与该基底之间；以及栅间介电层，设置于各该些控制栅极与各该些筒状浮置栅极之间。2.如权利要求1所述的非易失性存储器，还包括多个掺杂区，设置于该些控制栅极之间的该基底中。3.如权利要求1所述的非易失性存储器，其中该栅间介电层的材料包括氧化硅/氮化硅/氧化硅。4.如权利要求1所述的非易失性存储器，其中该浮置栅极的材料包括掺杂多晶硅。5.如权利要求1所述的非易失性存储器，其中该控制栅极的材料包括掺杂多晶硅或多晶硅化金属。6.如权利要求1所述的非易失性存储器，其中该穿隧介电层的材料包括氧化硅。7.一种非易失性存储器的制造方法，包括提供基底；于该基底上形成掩模层；于该基底中形成有往第一方向延伸的多个沟槽；于该些沟槽中填入绝缘材料以形成多个隔离结构，该些隔离结构突出于该基底表面；图案化该掩模层与该些隔离结构，以于该掩模层与该些隔离结构中形成往第二方向延伸的多个第一开口，该第一方向与该第二方向交错；于该些第一开口分别填入绝缘层，该绝缘层的材料与该掩模层的材料具有不同的蚀刻选择性；移除该掩模层，而在相邻的两该隔离结构与相邻两该绝缘层之间形成多个第二开口；于该基底上形成一穿隧介电层；于该些第二开口中形成分别具有凹陷部的多个浮置栅极；移除部分该绝缘层与该隔离结构；于该基底上形成栅间介电层；以及于该基底上分别形成多个控制栅极，该些控制栅极往第二方向延伸，填满该些浮置栅极的该些凹陷部。8.如权利...

【专利技术属性】
技术研发人员：陈威仁，杨立民，王炳尧，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]