硬掩模层与半导体元件的制造方法技术

本发明专利技术提供了一种硬掩模层的制造方法，包括：于基底上形成一层掩模层；于掩模层上形成一层图案化光致抗蚀剂层；图案化光致抗蚀剂层具有多个开口，且这些开口暴露部分掩模层；之后，移除部分掩模层，以暴露开口底部的部分基底；进行第一氧等离子体处理工艺，以增加掩模层的抗蚀刻性；之后，进行第二氧等离子体处理工艺，以移除残留的图案化光致抗蚀剂层。

【技术实现步骤摘要】

本专利技术涉及一种半导体工艺，且特别是涉及一种。
技术介绍
在半导体的工艺中，元件的尺寸不断地微缩，使蚀刻选择性与均匀度将变得更为重要。随着元件的尺寸愈来愈小，光致抗蚀剂图形及蚀刻图形的深宽比(aspect ratio)不断增加，使得光刻工艺的困难度也持续提高，造成元件尺寸的控制更加困难。为了解决此问题，一般的半导体工艺大都是使用介电层的材料来取代光致抗蚀剂，以作为硬掩模(hard mask)。在前段工艺(front end of line，FEOL)中，用来定义隔离结构或门极结构(gate structure)的硬掩模材料包括氧化硅、氮化硅或氮氧化硅等。与光致抗蚀剂相比，硬掩模具有较强的抗蚀刻能力，因此能够在蚀刻工艺中更精确地的完成各阶段的图案化工艺(patterning)。然而，硬掩模的抗蚀刻能力必须继续提高，使硬掩模的厚度可以降低，以使进行图案化工艺后的产品具有均一的质量，从而增加工艺裕度及产品的成品率。
技术实现思路
有鉴于此，本专利技术的目的是提供一种硬掩模层的制造方法，以提供具有高抗蚀刻能力的硬掩模。本专利技术的再一目的是提供一种半导体结构的制造方法，以在前段工艺中增加硬本文档来自技高网...

【技术保护点】
一种硬掩模层的制造方法，包括：于基底上形成掩模层；于该掩模层上形成图案化光致抗蚀剂层，该图案化光致抗蚀剂层具有多个开口，该些开口暴露部分该掩模层；移除部分该掩模层，以暴露该些开口下方的部分该基底；进行第一氧等 离子体处理工艺，以移除部分该图案化光致抗蚀剂层，并增加该掩模层的抗蚀刻性；以及进行第二氧等离子体处理工艺，以移除残留的该图案化光致抗蚀剂层。

【技术特征摘要】
1.一种硬掩模层的制造方法，包括于基底上形成掩模层；于该掩模层上形成图案化光致抗蚀剂层，该图案化光致抗蚀剂层具有多个开口，该些开口暴露部分该掩模层；移除部分该掩模层，以暴露该些开口下方的部分该基底；进行第一氧等离子体处理工艺，以移除部分该图案化光致抗蚀剂层，并增加该掩模层的抗蚀刻性；以及进行第二氧等离子体处理工艺，以移除残留的该图案化光致抗蚀剂层。2.如权利要求1所述的硬掩模层的制造方法，其中该第一氧等离子体处理工艺是临场进行的。3.如权利要求1所述的硬掩模层的制造方法，其中该第一氧等离子体处理工艺的反应室的气体压力是80～120毫托。4.如权利要求1所述的硬掩模层的制造方法，其中该第一氧等离子体处理工艺的氧气流量是900～1100立方厘米/每分钟。5.如权利要求1所述的硬掩模层的制造方法，其中该第一氧等离子体处理工艺的功率是1800～2200瓦。6.如权利要求1所述的硬掩模层的制造方法，其中该第一氧等离子体处理工艺的时间是25～35秒。7.如权利要求1所述的硬掩模层的制造方法，其中该掩模层的材料包括氮化硅或氧化硅。8.如权利要求1所述的硬掩模层的制造方法，其中该第二氧等离子体处理工艺是在灰化机中进行灰化工艺。9.一种半导体元件的制造方法，包括于材料层上形成掩模层；于该掩模层上形成图案化光致抗蚀剂层，该图案化光致抗蚀剂层具有多个开口，该些开口暴露部分该掩模层；移除部分该掩模层，以暴露该些开口下方...

【专利技术属性】
技术研发人员：陈志铭，陈英村，黄德浩，邱达燕，刘庆冀，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]