非易失性存储器的抹除方法技术

一种非易失性存储器的抹除方法，此存储器具备有第一导电型基底、设置于第一导电型基底中的第二导电型阱区、设置于第二导电型阱区上的第一导电型阱区、及设置于第一导电型基底上的存储单元，此存储单元包含电荷俘获层与栅极。此抹除方法包括：于栅极施加第一电压，且于第一导电型基底施加第二电压，使第二导电型阱区为浮置，其中第二电压足以产生基底热空穴效应，第一电压可使空穴注入电荷俘获层。

【技术实现步骤摘要】

本专利技术涉及一种存储器的抹除方法，特别是涉及一种。
技术介绍
在各种存储器产品中，具有可进行多次数据的存入、读取或抹除等动作，且存入的数据在断电后也不会消失的优点的非易失性存储器，已成为个人计算机和电子设备所广泛采用的一种存储器元件。典型的可电抹除且可程序只读存储器以掺杂的多晶硅制作浮置栅极与控制栅极。然而，当掺杂的多晶硅浮置栅极层下方的隧穿氧化层有缺陷存在时，就容易造成元件的漏电流，影响元件的可靠度。因此，在现有技术中，亦有采用电荷俘获层(charge trapping layer)取代多晶硅浮置栅极，此电荷俘获层的材料例如是氮化硅。这种氮化硅电荷俘获层上下通常各有一层氧化硅，而形成氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，简称ONO)复合层。此种元件通称为硅/氧化硅/氮化硅/氧化硅/硅(SONOS)元件，由于氮化硅具有捕捉电子的特性，注入电荷俘获层之中的电子会集中于电荷俘获层的局部区域上。因此，对于隧穿氧化层中缺陷的敏感度较小，元件漏电流的现象较不易发生。当对SONOS存储器在进行数据的抹除时，是将基底、源极/漏极区或控制栅极的相对电位提高，并利用FN本文档来自技高网...

【技术保护点】
一种非易失性存储器的抹除方法，该存储器包括第一导电型基底、设置于该第一导电型基底中的第二导电型阱区、设置于该第二导电型阱区上的第一导电型阱区、及设置于该第一导电型基底上的存储单元，该存储单元包含电荷俘获层与栅极，该方法包括：于该栅极施加第一电压，且于该第一导电型基底施加第二电压，使该第二导电型阱区为浮置，其中该第二电压足以产生基底热空穴效应，该第一电压可使空穴注入该电荷俘获层。

【技术特征摘要】
1.一种非易失性存储器的抹除方法，该存储器包括第一导电型基底、设置于该第一导电型基底中的第二导电型阱区、设置于该第二导电型阱区上的第一导电型阱区、及设置于该第一导电型基底上的存储单元，该存储单元包含电荷俘获层与栅极，该方法包括于该栅极施加第一电压，且于该第一导电型基底施加第二电压，使该第二导电型阱区为浮置，其中该第二电压足以产生基底热空穴效应，该第一电压可使空穴注入该电荷俘获层。2.如权利要求1所述的非易失性存储器的抹除方法，其中该第一电压大于等于20伏特；该第二电压为-7伏特。3.如权利要求1所述的非易失性存储器的抹除方法，其中该非易失性存储器具有NAND型阵列结构。4.如权利要求1所述的非易失性存储器的抹除方法，其中该第一导电型为N型；该第二导电型为P型。5.如权利要求1所述的非易失性存储器的抹除方法，其中该第一导电型为P型；该第二导电型为N型。6.如权利要求1所述的非易失性存储器的抹除方法，其中该电荷俘获层的材料包括氮化硅。7.一种非易失性存储器的抹除方法，该存储器包括第一导电型基底、设置于该第一导电型基底中的第二导电型阱区、设置于该第二导电型阱区上的第一导电型阱区、及设置于该第一导电型基底上的存储单元，该存储单元包含电荷俘获层与栅极，该方法包括于该栅极施加第一电压，且于该第一导电型基底施加第二电压，其中该第二导电型阱区与该第一导电型阱区构成齐纳二极管，该第二电压足以使该齐纳二极管崩溃而产生基底热空穴效应，该第一电压可使空穴注入该电荷俘获层。8.如权利要求7所述的非易失性存储器的抹除方法，其中该第一电压为5伏特；该第二电压为-7...

【专利技术属性】
技术研发人员：郭兆玮，赵志明，黄汉屏，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]