具有裸露导电线路的半导体基板及其形成方法技术

本发明专利技术公开了一种具有裸露导电线路的半导体基板及其形成方法。半导体基板包括一基板主体、至少一导电线路，形成于基板主体上、一金属层，覆盖于导电线路之一部分区段上、以及一防焊层，覆盖于导电线路未被金属层覆盖之其它区段上，其中防焊层并未覆盖金属层，以解决现有防焊层与导电线路间的剥离问题。

【技术实现步骤摘要】

本专利技术涉及一种半导体基板及其形成方法，特别是一种具有裸露导电线 路的半导体基板及其形成方法。
技术介绍
请参考图1，其为现有的球格数组(BGA)封装基板100之上视图。封 装基板100具有复数条导电线路(conductive lines)101形成于其上表面100a 上，以及一防焊层102覆盖于上表面100a与导电线路101之部分区段(未 表示)上。每一导电线路101具有另- 部分区段(亦称为悍接手指(finger)) 101a并行地排列环绕于芯片设置区104之周围，并各别裸露于防焊层102之 四个开口102a上。芯片设置区104用以设置一半导体芯片(未表示)。一般而言，裸露于开口 102a上的每一部分区段101a之表面上电镀有一 金(Au)层，以防止氧化，并可以打线方式而电性连接至芯片设置区104上 的半导体芯片(未表示)。图2a与图2b为图1中沿A-A线之剖面图，用以 说明两种不同制作过程所形成的金层106。现请参考图2a，金层106电镀于整条导电线路101上，通常此种镀金技 术称为金图案电镀(gold pattern plating, GPP)制作过程。然而，GPP制作过程 需要使用较多的金(Au)，因而会增加制造成本。再者，由于防焊层102与 金层106间之附着力不佳，因此通常会发生防焊层102由导电线路101剥离 (delamination)的问题。现请参考图2b，金层106电镀于导电线路101之部分区段101a上，通 常此种镀金技术称为选择性镀金(selectivity gold)制作过程。相较于上述 GPP制作过程而言，选择性镀金制作过程可减少金(Au)的使用量，以节省 制造成本。然而，由于金层106有一部分覆盖于防焊层102下，因此尚存在 有上述之防焊层102由导电线路101剥离之问题
技术实现思路
本专利技术所欲解决的技术问题在于提供一种具有裸露导电线路的半导体 基板，用以解决现有防焊层由导电线路剥离之问题。本专利技术所欲解决的另一 个技术问题在于提供 一种前述半导体基板之形成方法。为了解决上述之目的，本专利技术提供一种具有裸露导电线路的半导体基 板，其包含一基板主体、至少一导电线路，形成于基板主体上、 一金属层， 覆盖于导电线路之 -部分区段上、以及一防焊层，覆盖于导电线路之另一部 分区段上，但并未覆盖金属层，以加强防焊层与导电线路间之附着力。为解决另一半导体基板形成方法之问题，本专利技术提供一种上述半导体基 板之形成方法，其包含提供 一基板；形成金属导电于基板上，导电线路分 成一第一区段、 一第二区段及一第三区段，其中第二区段介于第一区段与第 三区段间；形成一屏蔽层，覆盖第一区段与第二区段，并使第三区段裸露于 屏蔽层外；形成一金属层，覆盖于第三区段上；剥离屏蔽层；以及形成一防 焊层(solder mask)，覆盖于导电线路之第一区段上，使得第二区段裸露于 防焊层与金属层间。根据本专利技术之半导体基板及其形成方法，金属层较佳为金(Au)层，且 由于防焊层并未覆盖于金层上，因此防焊层与导电线路间能够有较佳的附着 力，以解决现有防焊层由导电线路剥离之问题。附图说明图1为现有的球格数组(BGA)封装基板之简略俯视图； 图2a至图2b为图1中沿A-A线之剖面图； 图3为本专利技术之半导体基板的第一实施例之剖面示意图； 图4至图7为本专利技术之半导体基板的形成方法示意图。其中，附图标记说明如下100 封装基板101 导电线路 101a 部分区段100a上表面102防焊层102a开口104芯片设置区106金层200半导体基板202基板主体202a上表面202b下表面204导电线路204a、204b、 204c206防焊层206a芯片设置区域207开口208金属层210屏蔽层210a开口具体实施方式图3为根据本专利技术一实施例之半导体基板200的剖面示意图。此实施例 之半导体基板200以一球格数组(BGA)封装基板作为说明。另外，半导体 基板200为一概略示意图，其仅用以说明一基板主体202之上表面202a上 之结构，有关其它如导电镀通孔及其下表面202b上之导电线路及防焊层等 结构，在此并不加以赘述。半导体基板200包含了基板主体202、复数条(仅表示两条)导电线路 204，形成于基板主体202之上表面202a上、以及一防焊层(solder mask) 206覆盖于基板主体202之上表面202a及每一导电线路204之部分区段上。 防焊层206之形成目的主要是为了保护基板主体202上的导电线路204，避 免因刮伤而造成短路或断路现象，并因此达成防悍的功能。另外，防焊 层206具有复数个开口 207，用以裸露每一导电线路204的部分区段，同时界定有--芯片设置区域206a位于基板主体202之上表面202a的中央部，以 在其上设置一半导体芯片(未表示)。于此实施例中，每一导电线路204由铜所形成，且可分成三个区段204a、 204b与204c做说明。该区段204a覆盖于防焊层206下，并可因复数个导电 镀通孔(未表示)而电性连接至基板主体202之下表面202b上。区段204b 与区段204c裸露于防焊层206之开口 207上，使得位于芯片设置区域206a 上之半导体芯片(未表示)可通过打线制作过程而电性连接至区段204c之 一焊接区域上，藉此与导电线路204电性连接。焊接区域在此实施例中指打 线制作过程中的金属线与区段204c电性连接的区域，亦可称为焊接手指(可 参考第1图之标号101a所示)。另外，区段204c上形成有一金属层208， 较佳为一金(Au)层、或者为一镍/金层，以防止导电线路204之区段204c 氧化，并提高区段204c的电性连接特性。再者，区段204b暴露于防焊层206 与金属层208间。在本专利技术的半导体基板200中，防悍层206仅覆盖于导电线路204的区 段204a上，但并未覆盖到金属层208。因此，对于现有技术之金图案电镀(gold pattern plating， GPP)制作过程与选择性镀金(selectivity gold)制作过程所形 成的基板而言，防焊层206与导电线路204具有较佳的附着力，并不会造成 剥离(delamination)之现象。图4至图7用以说明根据本专利技术之半导体基板200的形成方法。首先，如图4所示，在一基板202的上表面202a，形成一金属导电层， 再经由现有的微影、蚀刻等制作过程而形成复数条导电线路204。接着，如图5所示，在基板202的上表面202a上，形成一屏蔽层210 覆盖于导电线路204之部分区段上。屏蔽层210具有复数个开口210a，使导 电线路204的一区段204c裸露于开口 210a外。之后，如图6所示，因电镀制作过程，在开口210a内形成一金属层208 覆盖于导电线路204之区段204c上。接着，如图7所示，剥离屏蔽层210，使得导电线路204之部分区段暴 露在外，其中部分区段另分成两区段，即区段204a与204b。最后，在导电线路204的区段204a上，覆盖一防焊层206，并裸露区段 204b，使区段204b裸露于金属层208与防焊层206间，如图3所示。应—/解到，根据本专利技术实施例中之半导体基板200并不以球格数组封装 基板为限，其它任何具有防焊本文档来自技高网...

【技术保护点】
一种具有裸露导电线路的半导体基板，其特征在于，该具有裸露导电线路的半导体基板包括：一基板主体，具有至少一表面；一导电线路，形成于该表面上，该导电线路具有一第一区段、一第二区段及一第三区段，其中该第二区段介于该第一区段与该第三 区段间；一金属层，覆盖于该导电线路之第三区段上；以及一防焊层（ｓｏｌｄｅｒｍａｓｋ），覆盖于该导电线路之第一区段上；其中该导电线路之第二区段在该防焊层与该金属层间裸露。

【技术特征摘要】
1、一种具有裸露导电线路的半导体基板，其特征在于，该具有裸露导电线路的半导体基板包括一基板主体，具有至少一表面；一导电线路，形成于该表面上，该导电线路具有一第一区段、一第二区段及一第三区段，其中该第二区段介于该第一区段与该第三区段间；一金属层，覆盖于该导电线路之第三区段上；以及一防焊层(solder mask)，覆盖于该导电线路之第一区段上；其中该导电线路之第二区段在该防焊层与该金属层间裸露。2、 如权利要求l所述的具有裸露导电线路的半导体基板，其特征在于， 该金属层完全裸露于该防焊层外。3、 如权利要求1所述的具有裸露导电线路的半导体基板，其特征在于 该金属层为一金(Au)层或镍与金(Ni-Au)层。4、 如权利要求1所述的具有裸露导电线路的半导体基板，其特征在于， 该第三区段具有一焊接区域，用以电性连接至一半导体组件。5、 如权利要求4所述的具有裸露导电线路的半导体基板，其特征在于， 该焊接区域为一焊接手指(fmger)。6、 一种半导体基...

【专利技术属性】
技术研发人员：陈家庆，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]