制造半导体装置的方法制造方法及图纸

一种制造半导体装置的方法包括在半导体层中形成沟槽，在沟槽中形成栅电极，在沟槽中的栅电极上形成热氧化膜，在沟槽中的热氧化膜上形成硅酸盐玻璃膜，在半导体层中形成主体区域，以及在主体区域上形成源区。该方法提供了具有沟道长度的减小的波动和低导通电阻的半导体装置。

【技术实现步骤摘要】

本专利技术涉及一种，并且具体地，涉及一种制造具有垂直MOSFET (金属氧化物半导体场效应晶体管)的半导体装置的方 法。
技术介绍
垂直MOSFET (金属氧化物半导体场效应晶体管)通常被用作用于供 给高压或大电流的开关电源的功率MOSFET。在垂直MOSFET中，在半导 体衬底的一个表面上形成源电极，并且在半导体衬底的另一表面上形成漏 电极。因此，电流在半导体衬底的垂直方向上流动。需要功率MOSFET具 有小的导通电阻，以尽可能节省功率消耗。具体地，通过使得两个邻近栅电极部分之间的距离变窄和使得每一面 积沟道区域的数量增加可以减小每一面积的导通电阻。在如美国专利 No.4,767,722公开的传统的垂直MOSFET中，在两个邻近栅电极部分之间 形成通过源区的主体接触区域(body contact region)。两个邻近栅电极部 分意味着彼此平行布置的栅电极的某两个相对部分。多个栅电极部分彼此 连接，并且形成网格状的栅电极，如在美国专利No.4,767，722的图9中所示 的。因此，在两个邻近栅电极部分之间按顺序形成源区，主体接触区域和 其他源区。为了使得两个栅电极部分之间的距离变窄，在两个栅电极部分 之间形成用于连接源电极和主体区域的接触孔，如在公开号为WO 03/046999的国际专利中公开的。然而，对于变窄两个邻近栅电极部分之 间的距离存在局限。另一方面，例如在公开号为No.2003-101027,No.2000-252468和 No.2005-191359的日本未审专利中公开了一种垂直MOSFET，其中两个栅 电极部分之间的距离最终被变窄，而没有主体接触区域或没有通过布置在 两个栅电极之间的源区的接触孔。图5是示出了半导体装置1的截面图，它 是与在公开号为No.2003-101027的日本未审专利中公开的传统垂直P沟道 MOSFET类似的原型。图6是示出了半导体装置1的截面图，它是以如图5 中的P沟道MOSFET相同的方式制造的垂直N沟道MOSFET。每一个半导体 装置1具有漏区2，主体区域3，源区4，沟槽5，栅绝缘膜6，栅电极部分7， 层间绝缘膜8，漏电极9和源电极10。如上面提到的，由于没有主体接触区 域或没有通过两个栅电极部分7之间的源区4的接触孔，可以使得两个栅电 极部分7之间的距离变窄。现在，垂直P沟道MOSFET的漏区2通常具有P+ 型衬底和F型外延层的两层结构。此夕卜，垂直N沟道M0SFET的漏区2通常 具有N型衬底和N'型外延层的两层结构。然而在图5和图6中，漏区2被简 化成分别用P和N符号表示的一层结构。通过縮短沟道长度也可以减小导通电阻。具体地，浅的主体区域，所 谓的浅结(shallowjunction)是有效的。然而，不需要减小漏-源击穿电压。在图5中所述的垂直P沟道MOSFET的制造过程中，在形成主体区域3 和源区4之后形成沟槽5。然后，形成每一个栅绝缘膜6。因此，主体区域3 和源区4的形状在形成于沟槽5的侧壁上的栅绝缘膜6和硅衬底之间的界面 附近改变。具体地，如图5中所述，P型源区4中比如硼的杂质的浓度在栅 绝缘膜6附近减小，这造成了浅的P型源区4，因为在氧化过程中硼扩散进 入栅绝缘膜6。相反，N型主体区域3中比如磷和砷的杂质的浓度在栅绝缘 膜6附近减小，这引起深的N型主体区域3，因为杂质在栅绝缘膜6附近分离。 因此，沟道长度变长，并且这引起高导通电阻。进一步地，需要大的工艺 裕度，因为沟道长度如此宽地波动，以至于困难控制。另一方面，在以如图5中的P沟道MOSFET的相同方式制造的图6中示 出的N沟道MOSFET中，沟道长度变短，并且会不利地引起击穿电压减小， 以及泄漏电流增大。在公开号为No.2000-252468的日本未审的专利中公开的垂直 MOSFET中，仅在形成主体区域3之后形成沟槽5。然后，形成栅绝缘膜6。 此外，在这种情况中，即使沟道长度长于图6中的N沟道MOSFET，它也变 短，这可以不利地引起击穿电压减小，以及泄漏电流增大。如上面提到的，在现有技术的垂直MOSFET中，沟道长度如此宽地波 动，以至于难以进行控制。因此，实践中通过浅结来减小导通电阻是困难 的。
技术实现思路
依据本专利技术的一个方面，提供一种，包括在半 导体层中形成沟槽，在沟槽中形成栅电极部分，在栅电极部分上形成热氧 化膜，在沟槽的上部中的热氧化膜上形成硅酸盐玻璃膜，在半导体衬底中 形成主体区域，以及在主体区域上形成源区。本专利技术提供一种能够减小沟道长度的波动，并且具有低导通电阻的制 造半导体装置的方法。附图说明从下面通过结合附图对某些优选实施例的描述，本专利技术的上面和其他 目标，优点和特征将更明显，其中图l是示出了本专利技术一个实施例的半导体装置的截面图；图2是示出了本专利技术的实施例的半导体装置的平面图；图3A至3G是依据本专利技术一个实施例的半导体装置的制造方法的截面图；图4A至4F是依据本专利技术的实施例的半导体装置的另一种制造方法的 截面图；图5是示出了原型半导体装置的截面图；以及 图6是示出了另一种原型半导体装置的截面图。具体实施方式现在参照示例性的实施例于此描述本专利技术。本领域的普通技术人员可 以理解，利用本专利技术的教导可以完成多个可替代的实施例，并且本专利技术不 局限于为了说明性用途而描述的实施例。在第一实施例中，本专利技术被应用于具有高电流或低电阻用途的半导体 装置，其中多个晶体管单元被组合成一个MOSFET。当单独的晶体管单元 典型地运载大约几十至几百pA的电流时，这种MOSFET可以运载大约1 至200A的电流，并且被用于消费电子产品中的电源，车辆发动机的驱动等。图1是示出了本专利技术的实施例的半导体装置100的截面图。图2是示 出了半导体装置100的平面图，但是省略了源电极。图1是沿着图2的线 I-I的截面图。如图1中所示，半导体装置100是垂直N沟道MOSFET，包括W型 半导体101， N—型(第一导电型)的外延层102， P型(第二导电型)的主 体区域103， N型(第一导电型)的源区104，沟槽105，栅绝缘膜106， 栅电极部分107，层间绝缘膜108，漏电极109和源电极110。照例，该实 施例可以应用于垂直P沟道MOSFET。在该实施例中，第一和第二导电型 分别对应于P型和N型。顺便地，当在该说明书中被简单地称为半导体 衬底时，它不意味着N型半导体衬底lOl，而是整个半导体衬底。在图1中示出的半导体衬底101是例如由硅构成的W型半导体衬底。 在半导体衬底101的整个表面上形成外延层102。外延层102是例如由硅 构成的N-型半导体层，其与半导体衬底101 —起充当垂直MOSFET的漏 极。在外延层102上形成主体区域103。主体区域103是例如包含硼的P 型半导体区域，其中在垂直MOSFET的操作过程中，在栅电极部分107 附近形成沟道。在主体区域103的表面上形成源区104。源区104是包括例如磷或砷 的]ST型半导体区域，其充当MOSFET的源。在半导体衬底101上形成沟槽105，它达到了比源区104和主体区域 103更深的位置。在沟槽105中，在沟槽105的内表面上形成栅绝缘膜106。 也形成于沟槽105中的是栅电极部分107。栅电极部分107例如由多晶硅 形成。在形成于沟本文档来自技高网...

【技术保护点】
一种制造半导体装置的方法，包括：在半导体层中形成沟槽；在沟槽中形成栅电极；在沟槽中的栅电极上形成热氧化膜；在沟槽中的热氧化膜上形成硅酸盐玻璃膜；在半导体层中形成主体区域；以及在主体区域上形成源区。

【技术特征摘要】
JP 2006-9-28 2006-2644801、一种制造半导体装置的方法，包括在半导体层中形成沟槽；在沟槽中形成栅电极；在沟槽中的栅电极上形成热氧化膜；在沟槽中的热氧化膜上形成硅酸盐玻璃膜；在半导体层中形成主体区域；以及在主体区域上形成源区。2、 如权利要求1的制造半导体装置的方法，其中通过在利用硅酸盐 玻璃覆盖半导体层的表面和沟槽的内部之后进行回蚀刻以曝露半导体层 的表面来形成硅酸盐玻璃膜。3、 如权利要求1...

【专利技术属性】
技术研发人员：小林研也，山本英雄，金子敦司，村濑义光，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：JP[日本]