半导体器件及叠置封装的制造方法技术

本发明专利技术公开了一种叠置封装及其制造方法，该叠置封装包括：具有电路图案的基板；叠置在所述基板上的至少两个半导体芯片，所述半导体芯片具有多个贯穿通路互连插塞以及包围各个贯穿通路互连插塞的多个保护环，并通过所述贯穿通路互连插塞的介质彼此连接；用于模制包括所述叠置的半导体芯片的基板的上表面的模制材料；以及安装到所述基板下表面的焊料球。

【技术实现步骤摘要】

本专利技术涉及一种叠置封装(stack package),更具体而言，涉及一种利 用贯穿通路互连插塞(through-via interconnection plug)实现的叠置封装及其制造方法。
技术介绍
在半导体工业中，已持续开发了用于集成电路的封装技术以满足对于 小型化和封装可靠性的需求。近来，随着对于电气/电子产品的小型化和高 功能性的需要，在现有技术中已经公开了各种技术。在半导体工业中的术语叠置，'意味着至少两个半导体芯片或半导体 封装的垂直放置或堆叠，使得一个在另一个顶部上。通过利用封装的叠置， 在例如存储装置的情形，能够制造其存储容量为通过半导体集成工艺获得 的两倍的产品。并且，叠置封装不仅通过存储容量的增大而且还就安装密 度和安装面积利用效率而言而具有优势。由于这一事实，已经加速了对于 叠置封装的研究和开发。作为叠置封装的一个实例，在现有技术中已经公开了叠置封装结构， 其中在芯片中形成贯穿通路互连插塞以将上部和下部芯片在物理上和电气 上彼此连接。以下描述了现有技术的利用贯穿通路互连插塞的叠置封装的 制造方法。通过蚀刻工艺在晶片级的每个芯片的预定部分中界定孔。在所述孔本文档来自技高网...

【技术保护点】
一种半导体器件，包括：基本平坦的基板，所述基板具有上表面和下表面；在所述基板的上表面上叠置在彼此顶上的至少两个半导体芯片，所述半导体芯片中的至少一个具有贯穿通路互连插塞和包围所述贯穿通路互连插塞的保护环；所述半导体芯 片通过所述贯穿通路互连插塞彼此电耦合；包覆所述叠置的半导体芯片和所述基板的至少一部分的上模制材料；以及安装到所述基板的下表面的焊料球。

【技术特征摘要】
KR 2006-9-30 96717/061.一种半导体器件，包括基本平坦的基板，所述基板具有上表面和下表面；在所述基板的上表面上叠置在彼此顶上的至少两个半导体芯片，所述半导体芯片中的至少一个具有贯穿通路互连插塞和包围所述贯穿通路互连插塞的保护环；所述半导体芯片通过所述贯穿通路互连插塞彼此电耦合；包覆所述叠置的半导体芯片和所述基板的至少一部分的上模制材料；以及安装到所述基板的下表面的焊料球。2. 根据权利要求1的半导体器件，其中每个芯片具有上表面和下表面， 并且每个贯穿通路互连插塞伸出到至少一个半导体芯片的下表面之下。3. 根据权利要求1的半导体器件，其中每个贯穿通路互连插塞包括穿4. 根据权利要求1的半导体器件，其中每个保护环与所述贯穿通路互 连插塞隔开。5. 根据权利要求1的半导体器件，其中每个保护环包括穿过所述半导 体芯片并包围所述贯穿通路互连插塞的凹槽，所述凹槽形成了四边形框， 且所述半导体器件还包括填充所述凹槽的绝缘层。6. —种叠置封装的制造方法，包括以下步骤制备具有上表面和下表面并包括多个半导体芯片的晶片，所述芯片中 的至少一个具有至少一个贯穿通^^互连图案形成区域；形成第一凹槽，所述第一凹槽包围所述贯穿通路互连图案形成区域；在所述第一凹槽中填充绝缘层从而利用电绝缘材料基本填充所述第一 凹槽，由此形成包围所述贯穿通路互连图案形成区域的保护环；形成穿过所述贯穿通路互连图案形成区域的孔，所述孔在所述第一凹 槽内部；将金属施加到所述贯穿通路互连图案形成区域中的所述孔中； 通过后研磨所述半导体芯片的背面以暴露所述第一...

【专利技术属性】
技术研发人员：金圣敏，徐敏硕，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]