【技术实现步骤摘要】
本专利技术涉及一种半导体元件埋入承载板的叠接结构及其制法，尤 其涉及一种将半导体元件先埋入承载板，再叠接该承载板的结构及其 制法。
技术介绍
随着电子产业的蓬勃发展，电子产品亦逐渐迈入多功能、高性能的研发方向，以满足半导体封装件高集成度(Integration)及微型化 (Miniaturization)的封装需求，且为求提升半导体封装件的性能与容量， 以符电子产品小型化、大容量与高速化的趋势，目前多数将半导体封 装件以多芯片模块化(Multi Chip Module, MCM)的形式呈现，此种 封装件亦可縮减整体封装件体积并提升电性功能，遂而成为一种封装 的主流，其是在单一封装件的芯片承载件上接置至少两半导体芯片 (semiconductor chip)，且每一半导体芯片与承载件之间均以堆叠(stack) 方式接置，而此种堆叠式芯片封装结构已见于美国专利第6,798,049号 之中。图1所示为美国专利第6,798,049号所揭示的CDBGA (Cavity-Down Ball Grid Array)封装件剖视图，其在一具有线路层ll 的电路板10上形成有一开口...
【技术保护点】
【技术特征摘要】
1.一种半导体元件埋入承载板的叠接结构的制法，包括提供一第一及第二承载板，于该第一及第二承载板中分别形成有至少一贯穿开口，且该第一及第二承载板一表面分别形成一第一及第二保护层以分别封住该第一及第二承载板的开口，并将至少一第一及第二半导体元件分别容设于该第一及第二承载板的开口中并接置于该第一及第二保护层上；将该第一及第二承载板未形成有该第一及第二保护层的表面之间压合一介电层，以将该介电层填充于该第一及第二承载板的开口中，而将该第一及第二半导体元件固定于该开口中；以及移除该第一及第二保护层，藉以形成一埋设有该第一、第二半导体元件的构装结构。2. 根据权利要求1所述的制法，其中，该第一及第二承载板为一 绝缘板及具有线路的电路板的其中之一。3. 根据权利要求1所述的制法，其中，该第一及第二保护层为 胶带。4. 根据权利要求1所述的制法，其中，该第一及第二半导体元件 分别具有一主动面及相对的非主动面，于该主动面分别形成有数个电 极垫。5. 根据权利要求4所述的制法，还包括于该构装结构的二表面分 别形成一第一及第二线路增层结构，该第一及第二线路增层结构包括 至少一介电层、叠置于该介电层上的线路层，以及形成于该介电层中 的导电结构，以供该线路层电性连接至该第一及第二半导体元件的电 极垫。6. 根据权利要求5所述的制法，还包括形成多个贯穿该构装结构、 第一及第二线路增层结构的电镀导通孔，且所述电镀导通孔电性连接 该第一及第二线...
【专利技术属性】
技术研发人员：张家维，翁林莹，赖肇国，连仲城，
申请(专利权)人：全懋精密科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。