【技术实现步骤摘要】
本专利技术涉及CMOS制造工艺，更具体地说，设计一种1.0微米的高压 CMOS制造工艺，其可在低压下进行信号处理，而输出端可在40V/20V的高压下工作。
技术介绍
大规模集成电路集成度的增加，和对于复杂信号处理的集成电路的低 功率的要求，使得集成电路的电源电压不断减小。低压CMOS电路运行速 度快，功耗小，集成度大，但不能适于高电压的工作环境。当电信号的处 理包括高电压和/或大电流时，根据输出功率的不同，可以有不同的解决方 法。对于大功率的系统，比如交流马达的控制系统，工厂的自动化系统， 通常都包括大功率高压分立器件，高压集成电路和标准的低压集成电路。 对于输出功率较小的情况，比如超声波发生器的驱动，液晶显示器的驱动， 通讯电路，较小的直流马达的控制，喷墨打印机等，高压电路完全可以通 过专门的技术与低压电路整合到一起。对于上述这些应用，通常都是在低 压电路部分进行信号处理，而运算结果则通过高压电路部分输出。于是就需要一种可以将高压电路与低压电路整合到一起的CMOS工 艺从而可以根据输出功率采用不同解决方案并且节约生产生本的CMOS 工艺。
技术实现思路
本专利技术...
【技术保护点】
一种１．０微米高压ＣＭＯＳ制造工艺，包括普通ＣＭＯＳ制造工艺，其特征在于，还包括：一ＢＮ层制造步骤，该ＢＮ层通过与周围的Ｎ阱、Ｐ阱相连而使与Ｐ型衬底隔离开来，所述隔离的Ｐ阱作为ＨＶＰＭＯＳ的漏区的高压扩展层；一栅层制造步骤， 通过两次栅氧分别实现ＬＶＭＯＳ和ＨＶＭＯＳ所要求的栅氧厚度，使之既保持ＬＶＭＯＳ的特性，又使ＨＶＭＯＳ的栅极可以工作在高压；调整外延层的厚度和掺杂浓度以及Ｎ阱和Ｐ阱的结深和掺杂浓度使ＨＶＮＭＯＳ和ＨＶＰＭＯＳ的漏极都工作在高压。
【技术特征摘要】
1. 一种1.0微米高压CMOS制造工艺，包括普通CMOS制造工艺，其特征在于，还包括一BN层制造步骤，该BN层通过与周围的N阱、P阱相连而使与P型衬底隔离开来，所述隔离的P阱作为HVPMOS的漏区的高压扩展层；一栅层制造步骤，通过两次栅氧分别实现LVMOS和HVMOS所要求的栅氧厚度，使之既保持LVMOS的特性，又使HVMOS的栅极可以工作在高压；调整外延层的厚度和掺杂浓度以及N阱和P阱的结深和掺杂浓度使HVNMOS和HVPMOS的漏极都工作在高压。2. 如权利要求1所述的制造工艺，其特征在于，只通过一次Blank Vt 注入从而同时调节LVMOS和HVMOS的Vt。3. 如权利要求1所述的制造工艺，其特征在于，所述HVMOS的柵 极工作在20V,而所述HVN...
【专利技术属性】
技术研发人员：梁博，
申请(专利权)人：上海先进半导体制造股份有限公司，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。