双功函数半导体装置及其制造方法制造方法及图纸

一种双功函数半导体装置及其制造方法，该制造方法包括在基底的第一区域上形成第一装置以及在该基底的第二区域上形成第二装置，包括下列步骤：在该基底的该第一区域与该第二区域上形成介电层，在该第一区域内与该第二区域内的该介电层同时沉积而成；以及提供栅电极在该第一区域与该第二区域的该介电层之上，位于该第一区域内与该第二区域内的该栅电极同时沉积而成。该双功函数半导体装置的制造方法还包括形成上盖层于该第一区域上并介于该介电层与该栅电极之间，以改变该第一区域内的该第一装置的功函数；以及注入杂质于该栅介电层与该栅电极间的界面处，以改变该第二区域内的该第二装置的功函数。本发明专利技术能够简化工艺流程。

【技术实现步骤摘要】

本专利技术涉及一种半导体制造技术，且特别涉及一种具有双功函数(dual work fimction)的互补型金属氧化物半导体装置(CMOS device)的制造方法
技术介绍
为了制备出互补型金属氧化物半导体装置(CMOS device),需要分别形成 用于如N型金属氧化物半导体(NMOS)装置以及P型金属氧化物半导体 (PMOS)装置的两种截然不同功函数的晶体管栅极。由于栅极的功函数主要由 采用的栅电极(gate electrode)的材料所决定，因此双功函数(dual work fonction) 的需求通常导致了在同一栅介电材料上使用了两种不同栅电极材料，尤其是 使用了两种不同的金属材料。这种工艺流程或工艺整合情形十分麻烦且包括 了为数不少的工艺步骤。
技术实现思路
有鉴于此，本专利技术提供了一种，以解 决现有技术中的问题。在本专利技术中揭示了具有双功函数的CMOS装置的制造方法，上述方法提 供了一种较为简化的工艺流程。在PMOS晶体管以及NMOS晶体管中皆使 用了相同栅电极材料并且适度调整了个别晶体管栅极的功函数。调整功函数 的方法可为(1)对栅介电层进行注入或(2)在栅电极以及主栅介电层材料间插 入介电上盖层以及/或(3)在形成完全金属硅化物栅极的前注入主电极。本发 明适用于具有完全金属硅化栅极的装置。本专利技术的目的在于提供一种双功函数半导体装置的制造方法。上述方法 包括在基底的第一区域上形成第一装置以及在该基底的第二区域上形成第 二装置。依据本专利技术的实施例，在基底的第一区域上形成第一装置以及在该 基底的第二区域上形成第二装置包括下列步骤在该基底的该第一区域与该第二区域上形成介电层，位于该第一区域内 的该介电层以及位于该第二区域内的该介电层具有相同特性，例如相同材料、相同厚度等；以及提供栅电极于该第一区域与该第二区域的该介电层之上，位于该第一区 域内的该栅电极与位于该第二区域内的该栅电极具有相同特性，例如相同材 料、相同厚度等。依据本专利技术上述目的的一种双功函数半导体装置的制造方法还包括形 成上盖层于该第一区域上并介于该介电层与该栅电极之间，以改变该第一区 域内的该第一装置的功函数；以及注入杂质于该栅介电层与该栅电极间的界面处，以改变该第二区域内的该第二装置的功函数。 ， 本专利技术的实施例的优点在于不需要对于栅材料进行选择性的移除。如金属或完全金属硅化物的共用导电栅电极可用于nmos与pmos装置中。相较于 现有具有双相FUSI CMOS方法(对于nmos采用NiSi而对于pmos采用Ni-rich) 所遭遇问题，如此降低了或甚至消除了可能发生于N+/P+界面的问题。而在 后一种实施情形中，对于高密度应用中介于NiSi(nmos)与Ni-rich(pmos)栅电 极之间的界面长度极为重要。而在nmos与pmos的共同相完全金属硅化电极 将提供了用于FUSI CMOS整合工艺的较高的工艺裕度。并具有更多的制造 优点。依据本专利技术的实施例，功函数的调整可通过采用栅介电层而改变。其可 通过覆盖与注入方式所达成并仍可保持极低的等效氧化物厚度(EOT)在尽量 低的程度。这种EOT需求意谓着并非可通过沉积或注入任意物所达成。在本专利技术的实施例中，位于该第一区域内的装置为NMOS装置。在本发 明另一实施例中，位于该第二区域内的装置为PMOS装置。在本专利技术的实施例中，注入杂质介于栅介电层与该栅电极间的界面处以 改变位于该第二区域内的该第二装置的功函数早于形成该栅电极于该介电 层的顶面上之前施行。在本专利技术的另一实施例中，其中注入杂质于该栅介电 层与该栅电极间的界面处以改变位于该第二区域内的该第二装置的功函数 是在形成该栅电极之后施行。依据本专利技术的实施例，还包括提供上盖层于该第二区域上并介于该介电 层与该栅电极之间的步骤。如此，形成了在注入时用于保护介电层的双重上盖作用。依据本专利技术的实施例，还包括形成另一上盖层以保护栅极的完整性。 依据本专利技术的实施例，其中注入杂质于介于该栅介电层与该栅电极间之 界面处以改变位于该第二区域内的该第二装置的功函数包括通过离子注入 方法以注入该杂质。所导入的杂质为功函数调整元素。通过离子注入导入杂 质形成了阻剂层于介电层的特定位置上并接着对不被阻剂层所覆盖的区域 进行注入。依据本专利技术的实施例的方法中，上盖物可通过DyO所形成。如此的DyO 上盖层可通过选择性湿蚀刻所移除。选择性湿蚀刻可通过具有低pH值的盐 酸基溶液。选择性湿蚀刻溶液的pH值可低于5，优选地介于2-4。依据本专利技术实施例的方法中，栅电极可为完全金属硅化(FUSI)电极。本专利技术的另一 目的在于提供一种移除DyO层的方法，该方法包括选择性 湿蚀刻。该选择性湿蚀刻可通过盐酸基溶液所达成。采用如此盐酸基溶液的 优点在于可选择性自HfSiON层或SiON层上移除DyO层。本专利技术的另一目的在于提供一种双功函数半导体装置，包括具有第一型 态以及第二型态的多个半导体装置。其中所述多个半导体装置分别包括栅介电层，位于基底上；以及栅电极，位于该栅电极上；其中具有该第 一型态的所述多个半导体装置的多个栅电极与具有该第二型态的所述多个 半导体装置的多个栅电极同时形成，而其中具有该第一型态的所述多个半导 体装置的所述多个栅介电层与具有该第二型态的所述多个半导体装置的所 述多个栅介电层同时形成但位于该栅介电层与该栅电极间的界面处包括不 同杂质。本专利技术能够简化工艺流程。为了让本专利技术的上述和其他目的、特征、和优点能更明显易懂，下文特 举优选实施例，并配合所附附图，作详细说明如下。附图说明图1至图8以及图9至图16为一系列示意图，分别显示了两种不同工 艺，其中各工艺中分别包括有在栅介电层注入后接着沉积高介电常数上盖层 并选择性移除此高介电常数上盖层的步骤；图17与图18描绘了依据本专利技术的实施例中栅介电层注入穿透第二区域 II(pmos)内的未图案化栅电极的情形；图19与图20描绘了依据本专利技术的实施例中栅介电层注入穿透第一区域 I(nmos)内的未图案化栅电极的情形；图21显示了 10纳米厚的DyO、 DyScO与LaO在酸性溶液中的蚀刻率， 特别是在经稀释的氯化氢溶液中的蚀刻率；图22a至图22c显示了 DUV阻剂与HC1以及HF/HC1化学品间的相容 性表现，在图22a中显示了未经处理的试样，图22b显示了经HF/HCl处理 的试样，而图22c显示了经HCl处理的试样；图23描绘了在SW喷雾机台内在25°C下采用经稀释盐酸(3.6w/w。/。)的 含镝氧化物移除结果；图24描绘了在SW喷雾机台内在25°C下采用经稀释盐酸(3.6w/w。/。)所 得到的高介电常数膜层的相容性；图25描绘了在烧杯结构中在80°C下采用microstrip 2001所得到的高介 电常数膜层与高介电常数上盖层的相容性；图26为图表，描绘了依据本专利技术实施例的位于HfSiON上且覆盖有氧化 镝的Ni FUSI栅极的功函数WF;图27为依据本专利技术实施例的NiSi FUSI/DyO/HfSiON栅堆叠物的XTEM 结果；图28描绘了对于位于HfSiON上具有或不具有DyO上盖层的完全金属 硅化(FUSI)装置的高频电容电压测量(HFCV)结果；图29为图表，描绘了具有或不具有氧化镝上盖层的Hf本文档来自技高网...

【技术保护点】
一种双功函数半导体装置的制造方法，包括下列步骤：在基底的第一区域上形成第一装置以及在该基底的第二区域上形成第二装置，包括下列步骤：在该基底的该第一区域与该第二区域上形成介电层，在该第一区域内的该介电层以及在该第二区域内的该介 电层同时沉积而成；以及提供栅电极于该第一区域与该第二区域的该介电层之上，位于该第一区域内的该栅电极与位于该第二区域内的该栅电极同时沉积而成；形成上盖层于该第一区域上并介于该介电层与该栅电极之间，以改变该第一区域内的该第一装置 的功函数；以及注入杂质于该栅介电层与该栅电极间的界面处，以改变该第二区域内的该第二装置的功函数。

【技术特征摘要】
US 2007-1-10 60/879,635;EP 2007-6-12 07011442.61.一种双功函数半导体装置的制造方法，包括下列步骤在基底的第一区域上形成第一装置以及在该基底的第二区域上形成第二装置，包括下列步骤在该基底的该第一区域与该第二区域上形成介电层，在该第一区域内的该介电层以及在该第二区域内的该介电层同时沉积而成；以及提供栅电极于该第一区域与该第二区域的该介电层之上，位于该第一区域内的该栅电极与位于该第二区域内的该栅电极同时沉积而成；形成上盖层于该第一区域上并介于该介电层与该栅电极之间，以改变该第一区域内的该第一装置的功函数；以及注入杂质于该栅介电层与该栅电极间的界面处，以改变该第二区域内的该第二装置的功函数。2. 如权利要求1所述的双功函数半导体装置的制造方法，其中位于该第 一区域内的该第一装置为N型金属氧化物半导体装置。3. 如权利要求1或2所述的双功函数半导体装置的制造方法，其中位于 该第二区域内的该第二装置为P型金属氧化物半导体装置。4. 如权利要求1-3中任一项所述的双功函数半导体装置的制造方法，其 中注入杂质介于栅介电层与该栅电极间的界面处以改变位于该第二区域内 的该第二装置的功函数早于形成该栅电极于该介电层的顶面上之前而施行。5. 如权利要求1-3中任一项所述的双功函数半导体装置的制造方法，其 中注入杂质于该栅介电层与该栅电极间的界面处以改变位于该第二区域内 的该第二装置的功函数在形成该栅电极之后施行。6. 如权利要求1-5中任一项所述的双功函数半导体装置的制造方法，还 包括提供上盖层于该第二区域上并介于该介电层与该栅电极之间的步骤。7. 如权...

【专利技术属性】
技术研发人员：张守仁，于洪宇，卫罗索安那贝拉，傅莉塔，辜伯克史蒂芬，贝思曼斯基，辛葛马拉瑞休纳，劳斯安妮，杨希亚巴特，
申请(专利权)人：台湾积体电路制造股份有限公司，跨大学校际微电子卓越研究中心，
类型：发明
国别省市：71[中国|台湾]