栅极具有不同功函数的双栅极半导体器件及其制造方法技术

本发明专利技术提供一种双栅极ＦｉｎＦＥＴ及其制造方法。所述ＦｉｎＦＥＴ包括鳍状物（２０）的相邻各个边的第一和第二栅极（７２，７４），至少一部分第一栅极面向由多晶硅形成的鳍状物，并且至少一部分第二栅极面向金属硅化物形成的鳍状物。两个栅极的不同成分提供各个不同的功函数以减小短沟道效应。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及双栅极半导体器件及其制造方法。具体地，本专利技术涉 及具有双栅极配置的绝缘栅场效应晶体管。
技术介绍
由于存在增加集成电路中的半导体器件密度的持续需要，因此， 要求减小这种器件尺寸。然而，当常规器件的栅极长度减少到大约100nm以下时，将面临伴随诸如源极和漏极之间的过度泄露之类的短 沟道效应的问题。因此，需要新的器件配置以进一步减小器件的尺寸。 已经发展的新结构为双栅极金属氧化物半导体场效应晶体管(MOSFET)，其中可使用两个栅极以控制短沟道效应。FinFET是能 提供良好的短沟道性能的双栅极结构。US-A-6853020公开了 一种FinFET。沟道形成在具有在鳍状物(Fin)的相反边上的两个栅极的半导体材料的垂直鳍状物上。每个栅 极掺杂有与另一栅极相反导电类型的杂质，导致不同的各个功函数。
技术实现思路
本专利技术提供一种半导体器件，包括半导体材料的鳍状物，位于 绝缘衬底上；第一栅极，通过栅极电介质层与所述鳍状物的第一边分 离，所述第一栅极的至少一部分面向由多晶硅形成的鳍状物；以及第 二栅极，通过栅极电介质层从鳍状物的与第一边相对的第二边分离， 所述第二栅极的至少一部分面向由金属硅化物形成的鳍状物。由于具有面向由多晶硅形成的鳍状物的第一栅极的部分，和由金 属硅化物形成的第二栅极的相应部分，这两个栅极表现出不同的功函 数，引起更好的短沟道控制。第一栅极和/或第二栅极可以掺杂有掺杂剂原子。可以使用各种掺杂剂类型和浓度以改变各个栅极的功函数。因此，可以应用这种方式 掺杂一个或两个栅极以按照良好可控的方式调节各个栅极的功函数。 例如，掺杂剂原子可包括砷原子。此外，可选择不同的硅化物相用于第二栅极(通过改变半导体与 金属材料的比率)以改变第二栅极的功函数，而不依赖于第一栅极的 功函数。另外，第二栅极的功函数也可以通过改变用以形成硅化物的 金属而改变。在较优实施例中，金属硅化物层形成在第一栅极的多晶硅部分上。 这种层可通过提供从多晶硅部分到器件的栅极电极的较低的电阻路径 而减少栅极的串联电阻。本专利技术还提供一种制造双栅极半导体器件的方法，所述方法包括 以下步骤(a) 配置具有顶部表面的绝缘衬底；(b) 在所述绝缘衬底的顶部表面上形成半导体材料的鳍状物，所述鳍状物具有第一和第二相对的边； (C)沉积多晶硅层；(d) 在所述鳍状物的第一边上延伸的那部分多晶硅层上形成局部 氧化物层；(e) 沉积金属层；以及(f) 退火，使得通过多晶硅和在所述鳍状物的第二边上叠置的金 属形成金属硅化物。在步骤(d)中形成的局部氧化物层导致选择性地形成金属硅化物， 即在不存在氧化物层的那些区域，包括叠置鳍状物的第二边上的区域 选择性地形成金属硅化物，同时多晶硅仍然保留在鳍状物的第一边上。在本专利技术方法的较优实施例中，局部氧化物层形成步骤(d)包括 以下步骤按照相对于衬底顶部表面非垂直的角度向衬底注入离子，使得在 鳍状物的第二边上叠置的那部分多晶硅层中比在鳍状物的第一边上叠置的那部分多晶硅层注入更多数量的离子；氧化多晶硅层的外表面，在鳍状物的第二边上叠置的所述部分多晶硅层中存在的更多数量的注入离子，导致在其上形成相对于在鳍状 物的第一边上叠置的所述部分多晶硅层上的氧化物层更薄的氧化物 层；以及各向同性地刻蚀掉氧化物材料以留下所述局部层。 在该方法的可替代较优实施例中，局部氧化物层形成步骤(d)包 括以下步骤在多晶硅层上形成氧化物材料层；按照相对于衬底顶部表面的非垂直角度向衬底注入离子，使得在 鳍状物的第二边上叠置的那部分氧化物层中比在鳍状物的第一边上叠 置的那部分氧化物层中注入更多数量的离子；刻蚀掉氧化物材料以留下所述局部层，在鳍状物的第二边上叠置 的所述部分氧化物层上存在的大量注入离子，使得其比在鳍状物的第 一边上叠置的那部分氧化物层更迅速地刻蚀掉。例如，可以通过氧化多晶硅层的外表面来形成多晶硅层上的氧化 物材料层。作为替代，也可以沉积。较优地，注入离子包括氮离子。应该理解的是在执行根据本专利技术的方法时，可以采用较宽范围 的金属以形成金属硅化物。较优地，所使用的金属为镍或铂。较优地，通过去除在鳍状物的顶部上叠置的材料，在栅极的任一 侧上形成分离的第一和第二栅极。较优地，该材料通过化学机械抛光 (CMP)去除。可以在制造工艺期间的多个阶段中应用该步骤。较优 地，它在步骤(C)中沉积多晶硅层后执行。作为替代，在步骤(f) 后，可以包括去除在鳍状物的顶部上叠置的金属硅化物材料。附图说明现在作为实例并参考附图说明本专利技术的实施例，其中-图1至9为根据本专利技术方法的一个实例，在半导体器件制造中的连续阶段中的半导体器件的截面图10为图9中所示的半导体器件的平面图；以及 图11和12为根据本专利技术的方法的第二实例，在半导体器件制造中的中间阶段的半导体器件的截面图。应指出附图为示意性的，并非等比例绘制。为了使附图清楚和 方便，这些图的各部分的相对尺寸和比例已放大或縮小。通常，相同 的参考标记通常用于表示修改和不同实施例中的相应或类似特征。具体实施例方式图l示出了实现本专利技术的制作双栅极FinFET方法的第一阶段中通 过衬底的截面图。衬底为绝缘体上的硅(SOI)结构，包括硅衬底IO、 掩埋氧化物层12和掩埋氧化物层12上的单晶硅层14。掩埋氧化物层12可由诸如二氧化硅之类的氧化硅形成，并且具有 大约100至500nm的厚度。较优地，该层大约为150nm厚。硅层14可包 括单晶或多晶硅，并且大约为20至200nm厚的。较优地，该层为大约 70nm厚。应该理解的是，衬底10和层14可以包括硅之外的其它半导体 材料，例如，锗、或诸如硅锗之类的半导体材料组合。掩埋氧化物层 12也可以由除了氧化硅之外的电介质材料形成。例如，可选地，由氮化硅或氧化硅形成的电介质层16可以形成在 硅层14上，以作为在后续刻蚀工艺期间的保护盖。通过以常规方式图 形化适当材料的均匀层来配置掩模18。例如，所述掩模18由二氧化硅、 氮化硅、SiON或SiOC形成。如图2所示，然后在光致抗蚀掩模18限定的窗口中使用适当的常规 各向异性刻蚀剂刻蚀掉硅层14 (和电介质层16，如果存在的话)。这在 氧化物层12上形成硅鳍状物20。该鳍状物具有仍保留在层16上的电介 质材料的盖22。使用掩模18，可以与鳍状物同时形成源极和漏极区域，并且与鳍 状物的各个终端相邻。图10中的已完成器件的平面图中分别示出了源 极和漏极区域200、 202。然后，以在鳍状物的第一和第二边上的垂直层30、 32的形式，分别在鳍状物20的暴露边上配置电介质层。例如，这些层可以通过硅鳍状物的侧壁氧化形成。接着，在衬底上沉积多晶硅层34(见图3)。该层为大约50至300nm厚，较优地，大约100至200nm厚。然后多晶硅层34可以掺杂n型或p 型杂质。较优地，掺杂剂为砷、磷或硼。注入剂量在大约lxio"原子/cm2 至大约6xlO"原子/cmS的范围内，典型地，大约lxl0"原子/cm2，注入 能量为大约2至大约49KeV (依赖于所使用的掺杂剂)。如果合适，可 以在此工艺期间遮盖鳍状物的一边。然后如图4所示，通过CMP工艺去除在鳍状物20的顶部上延伸的 那部分多晶硅层34。这用于分别分离该层在鳍状物的第一和第二边延 伸的那本文档来自技高网...

【技术保护点】
一种半导体器件，所述器件包括：　半导体材料的鳍状物（２０），位于绝缘衬底（１２）上；　第一栅极（７２），通过栅极电介质层（３０）与鳍状物的第一边分离，所述第一栅极的至少一部分面向由多晶硅形成的鳍状物；以及　第二栅极（７４），通过栅极电介质层（３２）从鳍状物的与第一边相对的第二边分离，所述第二栅极的至少一部分面向由金属硅化物形成的鳍状物。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：马克范达尔，拉杜苏尔代亚努，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]