双功函数半导体装置及其制造方法制造方法及图纸

一种双功函数半导体装置及其制造方法。该装置包含：一第一晶体管于一基底的一第一区上，其具有一第一栅极堆叠结构，第一栅极堆叠结构具有一第一有效功函数；以及一第二晶体管于基底的一第二区上，其具有一第二栅极堆叠结构，第二栅极堆叠结构具有一第二有效功函数；其中第一栅极堆叠结构与第二栅极堆叠结构各具有一主介电质、一栅极、与一第二介电顶盖层，且第二栅极堆叠结构还额外具有一第一介电顶盖层；第一介电顶盖层是决定第二介电顶盖层的第二有效功函数；第二介电顶盖层不会对第二栅极堆叠结构的第二有效功函数造成实质影响；以及金属层是与第二介电顶盖层一起决定第一栅极堆叠结构的第一有效功函数。本发明专利技术具有优异的半导体性能。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置的制造方法，尤其涉及一种双功函数半导体 装置，其具有一栅极堆叠结构，上述栅极堆叠结构具有高介电常数材料与单 一栅极。
技术介绍
縮减金属氧化物半导体场效晶体管(metal-oxide-semiconductor field effect transistor; MOSFET)装置的尺寸以改善其性能，会随着二氧化硅栅介 电质的变薄而发生较高的栅极漏电流。为了解决此一问题，则以高介电常数 (k值)材料(例如铪基(Hf-based)或铝基(Al-based)等k值大于二氧化硅的介电常数的材料)来取代二氧化硅栅介电质。随着高介电常数材料的引进，而发生 了一个新的问题，即是费米能级钉扎效应(Fermi level pinning effect),其源于 上述高介电常数材料与多晶硅之间的交互作用。费米能级钉扎效应是多晶硅 /金属氧化物界面的重要特征，其造成金属氧化物半导体场效晶体管装置中的 高阈值电压(threshold voltage)。上述问题的一项已知的解决方案是导入金属栅极材料。然而，已证实上 述方案难以确认可相容于传统的金属氧化物半导体互补金属氧化物半导体 (complementary metal-oxide-semiconductor; CMOS)制造工艺的育巨带边缘(band edge)金属(具有N型或P型功函数(WF)的金属，其需要低阈值电压(Vt))。可 使用搭配单一或双介电质的双金属栅极来制造CMOS。在任一种情况中，需 要选择性地移除其中一个金属栅极，并增加工艺复杂度与成本。另一种适用于CMOS制造的解决方案是使用全硅化(fUlly silicide; FUSI) 栅极，不需选择性地移除栅极或栅介电质。然而，在此方法中，全硅化栅极 在N型金属氧化物半导体(NMOS)与P型金属氧化物半导体(PMOS)需要不同 的硅化相。在小尺度的装置中，上述全硅化栅极的相或成分容易发生分布不 均的情况，而造成严重的晶片内阈值电压(Vt)不均的问题。
技术实现思路
本专利技术的一方式是关于具有优异性能的一半导体装置及其制造方法。 本专利技术的另一方式是关于双功函数半导体装置的制造方法及装置本身，上述双功函数半导体装置具有一单一金属栅极与一栅介电质，上述栅介电质具有多个介电顶盖层。另一专利技术的方式是关于双功函数半导体装置的制造方法，上述双功函数半导体装置具有一单一金属栅极与一栅介电质，上述栅介电质具有多个介电顶盖层。上述方法克服公知的方法的至少一个问题，并具有改善制造能力的优点。本专利技术是提供一种双功函数半导体装置的制造方法，包含提供一基底， 上述基底具有一第一区与一第二区；形成一第一栅极堆叠结构于上述第一区 上，上述第一栅极堆叠结构具有一第一有效功函数(effective work function);以及形成一第二栅极堆叠结构于上述第二区上，上述第二栅极堆叠结构具有 一第二有效功函数；其中上述第一栅极堆叠结构与上述第二栅极堆叠结构的 形成步骤包含在上述基底的上述第一区与上述第二区上，形成一主介电质; 将一第一介电顶盖层选择性地形成于上述第二区上，其中上述第一介电顶盖 层是与上述主介电质直接接触，并决定上述第二栅极堆叠结构的上述第二有 效功函数；在上述第一区上的上述主介电质之上、与上述第二区上的上述第 一介电顶盖层之上，形成一第二介电顶盖层，其中上述第二介电顶盖层不会 对上述第二栅极堆叠结构的上述第二有效功函数造成实质影响；以及形成一 栅极于上述第一区与上述第二区上的上述第二介电顶盖层之上并与其直接 接触，上述栅极包含一金属层，其中上述金属层是与上述第二介电顶盖层一 起决定上述第一栅极堆叠结构的上述第一有效功函数。在上述的双功函数半导体装置的制造方法中，上述第一区为一 N型金属 氧化物半导体(NMOS)区，上述第二区为一P型金属氧化物半导体(PMOS)区。在上述的双功函数半导体装置的制造方法中，上述第一介电顶盖层为一 铝基(Al-based)的介电质。在上述的双功函数半导体装置的制造方法中，上述第一介电顶盖层是选 自下列所组成的族群AIO、 A1N、与AIO和A1N的混合物。6在上述任一项的双功函数半导体装置的制造方法中，上述第二介电顶盖层为 一镧系元素基(lanthanide-based)的介电质。在上述的双功函数半导体装置的制造方法中，上述第二介电顶盖层是选 自下列所组成的族群DyO、 LaO、 GdO、 ErO与上述的混合物。在上述任一项的双功函数半导体装置的制造方法中，上述金属层是由具 有N型功函数的一材料所制造。在上述的双功函数半导体装置的制造方法中，上述金属层是由选自 T^Cy或Ti^y所组成的族群的一材料所制造，而x、 y为实数且(Xx，y〈1。在上述的双功函数半导体装置的制造方法中，上述第一区为一P型金属 氧化物半导体(PMOS)区，上述第二区为一 N型金属氧化物半导体(NMOS) 区。在上述的双功函数半导体装置的制造方法中，上述第一介电顶盖层为一 镧系元素基的介电质。在上述的双功函数半导体装置的制造方法中，上述第一介电顶盖层是选 自下列所组成的族群DyO、 LaO、 GdO、 ErO与上述的混合物。在上述的双功函数半导体装置的制造方法中，上述第二介电顶盖层为一 铝基的介电质。在上述的双功函数半导体装置的制造方法中，上述第二介电顶盖层是选 自下列所组成的族群AIO、 A1N、与A10和A1N的混合物。在上述任一项的双功函数半导体装置的制造方法中，上述金属层是由具 有P型功函数的一材料所制造。在上述任一项的双功函数半导体装置的制造方法中，上述金属层是由 TaxCyNzOw或TixCyNzOw所组成，而x、 y、 z、 w为实数且0<x， y, z， w<l 。在上述任一项的双功函数半导体装置的制造方法中，上述主介电质是选 自下列所组成的族群Si02、 SiON、 HfG2、 Zr02与上述的混合物。在上述任一项的双功函数半导体装置的制造方法中，选择性地形成上述 第一介电顶盖层的步骤还包含沉积上述第一介电顶盖层于上述主介电质 上；形成一掩模而使其覆盖上述第一介电顶盖层；图形化上述掩模，而暴露 出位于上述第一区上的上述第一介电顶盖层；以及选择性地移除上述第一区 上的暴露的上述第一介电顶盖层，直到上述主介电质为止。在上述的双功函数半导体装置的制造方法中，是以湿蚀刻来执行上述选 择性移除的步骤。在上述的双功函数半导体装置的制造方法中，还包含将一介电缓冲层选 择性地形成于上述第一介电顶盖层与上述第二介电顶盖层之间，其中上述介 电缓冲层是避免上述第一介电顶盖层与上述第二介电顶盖层之间的互混(intermixing》在上述任一项的双功函数半导体装置的制造方法中，上述介电缓冲层的 形成步骤包含将上述第一介电顶盖层氮化。在上述任一项的双功函数半导体装置的制造方法中，上述介电缓冲层的 形成步骤包含沉积1至10个周期(cycle)的原子层沉积(atomic layer deposition; ALD)的HfQ2或HfSiO 。本专利技术也提供一种双功函数半导体装置，包含 一第一晶体管于一基底 的一第一区上，其具有一第一栅极堆叠结构，上述第一栅极堆叠结构具有一 第一有效功函数；以及一第二晶本文档来自技高网...

【技术保护点】
一种双功函数半导体装置的制造方法，该双功函数半导体装置具有一基底，该基底具有一第一区与一第二区，该双功函数半导体装置的制造方法包含：　形成一第一栅极堆叠结构于该第一区上，该第一栅极堆叠结构具有一第一有效功函数；以及　形成一第二栅 极堆叠结构于该第二区上，该第二栅极堆叠结构具有一第二有效功函数；其中　该第一栅极堆叠结构与该第二栅极堆叠结构的形成步骤包含：　在该基底的该第一区与该第二区上，形成一主介电质；　将一第一介电顶盖层选择性地形成于该第二区上，其 中该第一介电顶盖层是与该主介电质直接接触，并决定该第二栅极堆叠结构的该第二有效功函数；　在该第一区上的该主介电质之上、与该第二区上的该第一介电顶盖层之上，形成一第二介电顶盖层，其中该第二介电顶盖层不会对该第二栅极堆叠结构的该第二有效功 函数造成实质影响；以及　形成一栅极于该第一区与该第二区上的该第二介电顶盖层之上并与其直接接触，该栅极包含一金属层，其中该金属层是与该第二介电顶盖层一起决定该第一栅极堆叠结构的该第一有效功函数。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：赵学柱，安娜贝拉费洛索，于洪宇，史蒂芬库比塞克，张守仁，
申请(专利权)人：台湾积体电路制造股份有限公司，跨大学校际微电子卓越研究中心，
类型：发明
国别省市：71[中国|台湾]