CMOS器件应力膜的形成方法技术

本发明专利技术公开了一种形成ＣＭＯＳ器件应力膜的方法，所述ＣＭＯＳ器件包括ＰＭＯＳ晶体管和ＮＭＯＳ晶体管，所述方法包括下列步骤：形成第一应力膜，所述第一应力膜覆盖所述ＮＭＯＳ晶体管和ＰＭＯＳ晶体管；在所述ＰＭＯＳ晶体管和ＮＭＯＳ晶体管之间的第一应力膜表面形成介质层；形成仅覆盖所述ＮＭＯＳ晶体管的第一掩膜图形；刻蚀所述ＰＭＯＳ晶体管上的第一应力膜和介质层，并移除所述第一掩膜图形；沉积第二应力膜材料，所述第二应力膜材料表面与所述第一应力膜表面齐平；形成第二掩膜图形；刻蚀所述第二应力膜材料至与所述第一应力膜表面齐平；移除所述第二掩膜图形和剩余的介质层。本发明专利技术的方法能够消除ＮＭＯＳ晶体管和ＰＭＯＳ晶体管的应力膜接合部位的凸起。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种形成CMOS器件应力膜的 方法。
技术介绍
在半导体制造工业里，已知在掺杂区上形成应力膜可通过在底下含有掺 杂杂质的膜或是衬底上产生机械应力，来增加相关半导体元件的速度。这样 的应力增进了掺杂杂质的活动力。活动力增加的掺杂质或是电荷载流子可使 半导体元件，例如晶体管，有更高的运转速度，因此各种适当应用中使用应 力膜是有助益的。在过去的十几年之间，利用缩减金属氧化物半导体场效应晶体管 (Metal-oxide-semiconductor Field-effect Transistors, MOSFET)尺寸的方式，借以 持续地改善集成电路的每一功能元件的操作速度、效能表现、电路的元件密 度以及成本，缩减的方法主要包括缩小栅极长度以及栅极氧化层的厚度。为 了进一步提升晶体管的效能，利用位于半导体衬底中一部份的应变通道区域 来制造MOSFET元件。对于互补金属氧化物半导体场效应晶体管(CMOS)而 言，以n型的MOSFET或是p型的MOSFET来说，使用应变通道区域可以提高载 流子的迁移率，以增加元件的效能。申请号为200510093507.7的中国专利申请 中公开了 一种具有区域化应力结构的金属氧化物半导体场效应晶体管，其在 沿着源极一漏极的方向上，于NMOSFET的n型通道中形成拉伸应变(Tensile Strain)的应力膜，可以增加电子的迁移率，而在沿着源极一漏极的方向上，于 PMOSFET的p型通道中形成压缩应变(Compressive Strain)的应力膜，可以增 加空穴的迁移率。图l为CMOS器件的应力膜位置示意图。如图l所示，在NMOS 晶体管116上形成拉伸应变(TensileStrain)的应力膜l 10，可以增加电子的迁移 率，而在PMOS晶体管117上形成压缩应变(Compressive Strain )的应力膜120, 可以增加空穴的迁移率。但是在应力膜110和120的接触部位118经常会出现凸 起现象，图2至图5为说明这种凸起形成过程的示意图。在形成应力膜的过 程中，先形成其中一层，例如先在NMOS晶体管116上形成拉伸应变(Tensile Strain)的应力膜110,然后在PMOS晶体管117和应力膜110上沉积另 一层应力膜120，如图2所示；再于覆盖PMOS晶体管117的应力膜120上形成光刻胶图形 112,如图3所示；随后利用光刻胶图形112为掩膜刻蚀掉覆盖NMOS晶体管U6 上的应力膜，如图4所示；由于沉积应力膜120时，该应力膜也覆盖先前形成 的应力膜110，因此在移除光刻胶图形112后，会在应力膜110和120的接合部 位留下凸起113,影响后续工艺的进行。
技术实现思路
本专利技术提供了一种形成CMOS器件应力膜的方法，能够消除NMOS晶体 管和PMOS晶体管的应力膜接合部位的凸起。本专利技术提供的一种形成CMOS器件应力膜的方法，所述CMOS器件包括 PMOS晶体管和NMOS晶体管，所述方法包括下列步骤形成第一应力膜，所述第一应力膜覆盖所述NMOS晶体管和PMOS晶体 管；在所述PMOS晶体管和NMOS晶体管之间的第一应力膜表面形成介质层； 形成仅覆盖所述NMOS晶体管的第一掩膜图形；刻蚀所述PMOS晶体管上的 第一应力膜和介质层，并移除所述第一掩膜图形；沉积第二应力膜材料，所 述第二应力膜材料表面与所述第一应力膜表面齐平；形成第二掩膜图形；刻 蚀所述第二应力膜材料至与所述第一应力膜表面齐平；移除所述第二掩膜图 形和剩余的介质层。所述第二掩膜图形覆盖所述NMOS晶体管上的第一应力膜和所述PMOS 晶体管上的第二应力膜材料表面。所述第 一应力膜和所述第二应力膜材料表面的第二掩膜图形的宽度相 同。所述第一掩膜图形仅覆盖所述NMOS晶体管上的第一应力膜和介质层表 面。所述第一应力膜和第二应力膜的材料为氮化硅。所述介质层的材料为富 硅聚合物。所述第一应力膜为具有拉伸应力的应力膜，所述第二应力膜为具 有压缩应力的应力膜。与本专利技术具有相同或相应技术特征的另一种形成CMOS器件应力膜的方 法，所述CMOS器件包括PMOS晶体管和NMOS晶体管，所述方法包括下 列步骤形成第一应力膜，所述第一应力膜覆盖所述NMOS晶体管和PMOS晶体管；在所述PMOS晶体管和NMOS晶体管之间的第一应力膜表面形成介质层； 形成仅覆盖所述PMOS晶体管的第一掩膜图形；刻蚀所述NMOS晶体管上的第一应力膜和介质层，并移除所述第一掩膜图形；沉积第二应力膜材料，所 述第二应力膜材料表面与所述第一应力膜表面齐平；形成第二掩膜图形；刻 蚀所述第二应力膜材料至与所述第一应力膜齐平；移除所述第二掩膜图形和 剩余的介质层。所述第二掩膜图形覆盖所述PMOS晶体管上的第 一应力膜和所述NMOS 晶体管上的第二应力膜材料表面。所述第 一应力膜和所述第二应力膜材料表面的第二掩膜图形的宽度相 同。所述第一掩膜图形仅覆盖所述PMOS晶体管上的第一应力膜和介质层表 面。所述第一应力膜为具有压缩应力的应力膜，所述第二应力膜为具有拉伸 应力的应力膜。所述介质层的材料为富硅聚合物。所述第一应力膜和第二应 力膜的材料为氮化硅。与现有4支术相比，本专利技术具有以下优点本专利技术的CMOS器件应力膜形成方法采用了两次掩膜的工艺，即首先形 成覆盖NMOS晶体管和PMOS晶体管的第一应力膜；在所述PMOS晶体管和 NMOS晶体管之间的第一应力膜表面形成BARC层；然后形成仅覆盖所述 NMOS晶体管的第一掩膜图形；刻蚀所述PMOS晶体管上的第一应力膜和介 质层，并移除所述第一掩膜图形；接着沉积第二应力膜材料，所述第二应力 膜材料表面与所述第一应力膜表面齐平；随后形成第二掩膜图形；以第二掩 膜图形为掩膜刻蚀所述第二应力膜材料至与所述第一应力膜表面齐平；并移 除所述第二掩膜图形和剩余的介质层。采用本专利技术的两次掩膜刻蚀的方法在 NMOS晶体管116和PMOS晶体管表面形成的应力膜的接合部位消除了凸起 现象。 附图说明通过附图中所示的本专利技术的优选实施例的更具体说明，本专利技术的上述及 其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同 的部分。并未刻意按比例绘制附图，重点在于示出本专利技术的主旨。在附图中， 为清楚明了，放大了层和区域的厚度。图1为CMOS器件的应力膜位置示意图2至图5为说明现有CMOS器件应力膜接合部位凸起的形成过程的示意图6至图15为根据本专利技术实施例的CMOS器件应力膜形成过程的剖面示 意图16为根据本专利技术实施例的应力膜形成方法流程图。 所述示意图只是实例，其在此不应过度限制本专利技术保护的范围。 具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图 对本专利技术的具体实施方式做详细的说明。本专利技术提供的应力膜的方法涉及CMOS中的PMOS晶体管和NMOS晶 体管。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本 专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在 不违背本专利技术内涵的情况下做类似推广。因此本专利技术不受下面公开的具体实 施的限制。图6至图15为才艮据本专利技术实施例的CMOS器件应力膜形成过程剖面示意 图。为了简便起见，图中未示出本文档来自技高网...

【技术保护点】
一种形成ＣＭＯＳ器件应力膜的方法，所述ＣＭＯＳ器件包括ＰＭＯＳ晶体管和ＮＭＯＳ晶体管，所述方法包括下列步骤：形成第一应力膜，所述第一应力膜覆盖所述ＮＭＯＳ晶体管和ＰＭＯＳ晶体管；在所述ＰＭＯＳ晶体管和ＮＭＯＳ晶体管之间的第一 应力膜表面形成介质层；形成仅覆盖所述ＮＭＯＳ晶体管的第一掩膜图形；刻蚀所述ＰＭＯＳ晶体管上的第一应力膜和介质层，并移除所述第一掩膜图形；沉积第二应力膜材料，所述第二应力膜材料表面与所述第一应力膜表面齐平；形成 第二掩膜图形；刻蚀所述第二应力膜材料至与所述第一应力膜表面齐平；移除所述第二掩膜图形和剩余的介质层。

【技术特征摘要】

【专利技术属性】
技术研发人员：张海洋，吴汉明，马擎天，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]