双功函数半导体装置及其制造方法制造方法及图纸

本发明专利技术揭示一种简化的双功函数半导体装置及其制造方法，该方法其始于一单一金属栅极，进而完成装置本身的制造。一单一金属单一介电质的互补式金属氧化物半导体集成电路系统中，先沉积具有一栅介电层与一介电顶盖层的一单一介电质堆叠结构及其上的一金属层，而形成一金属-介电质界面。在形成上述介电质堆叠结构与上述金属层后，立即借助在至少部分的上述介电顶盖层加入功函数调整元素而对其作选择性地改质，上述部分是邻接于上述金属-介电质界面。本发明专利技术的优点在于其集成电路的绕线不需要选择性的金属蚀刻或选择性的介电顶盖层蚀刻，以维持上述金属-介电质界面，并避免上述选择性的蚀刻所造成的介电质损伤。

【技术实现步骤摘要】
【专利摘要】本专利技术揭示一种简化的，该方法其始于一单一金属栅极，进而完成装置本身的制造。一单一金属单一介电质的互补式金属氧化物半导体集成电路系统中，先沉积具有一栅介电层与一介电顶盖层的一单一介电质堆叠结构及其上的一金属层，而形成一金属-介电质界面。在形成上述介电质堆叠结构与上述金属层后，立即借助在至少部分的上述介电顶盖层加入功函数调整元素而对其作选择性地改质，上述部分是邻接于上述金属-介电质界面。本专利技术的优点在于其集成电路的绕线不需要选择性的金属蚀刻或选择性的介电顶盖层蚀刻，以维持上述金属-介电质界面，并避免上述选择性的蚀刻所造成的介电质损伤。【专利说明】本申请是申请号为200810175015.6、申请日为2008年10月24日、专利技术名称为“”的专利技术专利申请的分案申请。
本专利技术涉及双功函数装置及其制造方法，尤其涉及一种互补式金属氧化物半导体(complementary metal-oxi de-semi conductor ；CM0S)结构及其制造方法，上述互补式金属氧化物半导体结构具有一栅极堆叠结构，上述栅极堆叠结构具有一介电材料与一金属栅极材料。
技术介绍
缩减金属氧化物半导体场效晶体管(metal-oxide-semiconductor field effecttransistor ；M0SFET)装置的尺寸以改善其性能,会随着二氧化娃栅介电质的变薄而发生较高的栅极漏电流。为了解决此一问题，则以高介电常数(k值)材料(k值大于二氧化硅的介电常数)来取代二氧化硅栅介电质。随着高介电常数材料的引进，在多晶硅电极与上述高介电常数材料之间的界面发了新的问题，例如费米能阶钉扎效应(Fermi level pinning effect),其造成金属氧化物半导体场效晶体管装置中的高临界电压(threshold voltage)。在上述金属氧化物半导体场效晶体管装置中，栅极需要一临界电压而使沟道区导通。互补式金属氧化物半导体工艺是制造出N沟道与P沟道(NM0S与PM0S)晶体管。而临界电压是受到功函数差(work function difference)的影响。功函数是能量，其单位为电子伏特(eV)，是指一材料表面的原子中的电子是位于费米能阶时，将该电子从原子移至真空所需的能量。上述栅极与上述沟道区之间的功函数差，在本质上是最接近上述沟道区的栅极材料的功函数与上述沟道区的材料的功函数之间的算术差(arithmetic difference)。为了确立上述临界电压值，PMOS, NMOS栅极材料与其分别对应的沟道区之间的功函数差，是经由沟道区工艺与栅极工艺，而各自独立地确立。对于费米能阶钉扎效应的一公知的解决方案，是使用金属栅极。然而，已证实难以识别相容于传统的CMOS制造工艺的能带边缘(band edge)金属(具有N型或P型功函数的金属)。另外，可使用搭配单一或双介电质的双金属栅极来制造CMOS。在任一种情况中，需要选择性地移除其中一个金属栅极，并增加工艺复杂度与成本。还有，朝向下方的栅介电质来选择性地移除上述金属栅极，会造成在移除金属栅极的过程中无可避免地对上述栅介电质造成损伤的风险、或是需要额外的栅介电质的移除与再沉积的步骤而增加工艺复杂度。
技术实现思路
本专利技术的一目的是提供一双功函数半导体装置的制造方法，以解决前述公知技术中的至少一个问题，并同时使工艺方便又具可靠度。一专利技术的技术方案是关于简化的双功函数半导体装置的制造方法及装置本身，其始于一单一金属栅极。另一专利技术的技术方案是关于简化的双功函数半导体装置的制造方法及装置本身，其克服公知的方法与装置本身的至少一个问题。又一专利技术的技术方案是关于简化的双功函数半导体装置及装置本身，其具有优良的性能。本专利技术是提供一种双功函数半导体装置的制造方法，上述双功函数半导体装置具有一衬底与具有一沉积当时的初始(as-deposited)功函数的一栅极堆叠结构,上述双功函数半导体装置的制造方法包含:形成一栅介电层于一衬底的一第一区与一第二区上、形成一介电顶盖层于上述栅介电层上、与形成一金属栅极于上述介电顶盖层上，借此而形成一金属-介电质界面；以及选择性地将多个元素至少引入上述介电顶盖层位于上述第二区上的一部分，上述部分邻接于上述金属-介电质界面，选择上述元素以修改刚沉积的上述栅极堆叠结构的功函数，并同时图形化上述第一区与上述第二区上的上述栅极堆叠结构。在上述的双功函数半导体装置的制造方法中，选择性地将多个元素引入上述介电顶盖层位于上述第二区上的至少一部分，包含执行一离子注入或等离子体注入的步骤，将一或多个元素注入上述第二区上的上述金属栅极与上述介电顶盖层，此时上述第一区是受到一掩模层的保护。在上述的双功函数半导体装置的制造方法中，选择性地将多个元素引入上述介电顶盖层位于上述第二区上的至少一部分，包含执行一离子注入或等离子体注入的步骤，将一个或多个元素注入上述第二区上的上述金属栅极，此时上述第一区是受到一掩模层的保护；以及随后施以一热处理而将上述元素借助扩散至少进入上述第二区上的上述介电顶盖层的一部分，上述部分邻接于上述金属-介电质界面。在上述的双功函数半导体装置的制造方法中，选择性地将多个元素至少引入上述介电顶盖层位于上述第二区上的一部分，还包含:沉积包含一个或多个元素的材料于上述第一区与上述第二区上的上述金属栅极之上，上述元素的选择是用以修改刚沉积的上述栅极堆叠结构的功函数；选择性地从上述第一区移除上述材料；以及施以一热处理而将上述元素借助扩散进入上述第二区上的上述金属栅极与至少进入上述介电顶盖层的一部分，上述部分邻接于上述金属-介电质界面。在上述任一项的双功函数半导体装置的制造方法中，还包含将上述第二区上的上述金属栅极与上述介电顶盖层氮化，此时上述第一区是受到一掩模层的保护。在上述的双功函数半导体装置的制造方法中，还包含将上述第二区上的上述金属栅极或上述介电顶盖层氮化，此时上述第一区是受到一掩模层的保护。在上述任一项的双功函数半导体装置的制造方法中，上述第一区为一 N型金属氧化物半导体(NMOS)区，上述第二区为一 P型金属氧化物半导体(PMOS)区。在上述任一项的双功函数半导体装置的制造方法中，上述元素是选自下列所组成的族群:招、氧、碳、氮、氟、与上述的组合。在上述的双功函数半导体装置的制造方法中，上述元素是包含铝。在上述的双功函数半导体装置的制造方法中，上述材料是选自下列所组成的族群:A1N、TiAlN, TaAlN, TaAlC、与上述的组合。在上述的双功函数半导体装置的制造方法中，上述第一区为一 P型金属氧化物半导体(PMOS)区，上述第二区为一 N型金属氧化物半导体(NMOS)区。在上述的双功函数半导体装置的制造方法中，上述元素是选自镧系元素的族群。在上述的双功函数半导体装置的制造方法中，上述热处理为峰值退火(spikeanneal),在 1030°C维持 I 秒。在上述的双功函数半导体装置的制造方法中，上述热处理是在800?1050°C进行I分钟。在上述任一项的双功函数半导体装置的制造方法中，上述衬底可以是一半导体材料，例如:娃、锗、绝缘层上覆娃(silicon on insulator ;S0I)、绝缘层上覆锗(germaniumo本文档来自技高网...

【技术保护点】
一种双功函数半导体装置的制造方法，该双功函数半导体装置具有一衬底与具有一沉积当时的初始功函数的一栅极堆叠结构，该双功函数半导体装置的制造方法包含：形成一栅介电层于一衬底的一第一区与一第二区上、形成一介电顶盖层于该栅介电层上、与形成一金属栅极于该介电顶盖层上，借此而形成一金属?介电质界面；以及选择性地将多个元素至少引入该介电顶盖层位于该第二区上的一部分，该部分邻接于该金属?介电质界面，选择所述多个元素以修改刚沉积的该栅极堆叠结构的功函数，并同时图形化未引入所述多个元素的该第一区与引入所述多个元素的该第二区上的该栅极堆叠结构。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：赵学柱，张世勋，
申请(专利权)人：台湾积体电路制造股份有限公司，跨大学校际微电子卓越研究中心，三星电子股份有限公司，
类型：发明
国别省市：