改善SRAM性能的方法技术

一种改善SRAM性能的方法，包括：在P型逻辑器件区栅介质层表面形成P型功函数层，等效功函数值最大的P型功函数层为第一P型功函数层；在上拉晶体管区的栅介质层表面形成上拉功函数层，上拉功函数层的材料和厚度与第一P型功函数层的材料和厚度相同；对上拉晶体管区的基底进行第一阈值电压调节掺杂处理；在N型逻辑器件区栅介质层表面形成N型功函数层，且等效功函数值最大的N型功函数层为第一N型功函数层；在传送门晶体管区的栅介质层表面形成传送门功函数层，传送门功函数层与第一N型功函数层的材料和厚度相同；对传送门晶体管区的基底进行第二阈值电压调节掺杂处理。本发明专利技术提高存储器的写入冗余度，提高半导体器件的整体性能。

【技术实现步骤摘要】
改善SRAM性能的方法
本专利技术涉及半导体制作
，特别涉及一种改善SRAM性能的方法。
技术介绍
在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。随着半导体技术发展，对存储器件进行更为广泛的应用，需要将所述存储器件与其他器件区同时形成在一个芯片上，以形成嵌入式半导体存储装置。例如将所述存储器件内嵌置于中央处理器，则需要使得所述存储器件与嵌入的中央处理器平台进行兼容，并且保持原有的存储器件的规格及对应的电学性能。一般地，需要将所述存储器件与嵌入的标准逻辑装置进行兼容。对于嵌入式半导体器件来说，其通常分为逻辑区和存储区，逻辑区通常包括逻辑器件，存储区则包括存储器件。随着存储技术的发展，出现了各种类型的半导体存储器，例如静态随机随机存储器(SRAM，StaticRandomAccessMemory)、动态随机存储器(DRAM，DynamicRandomAccessMemory)、可擦除可编程只读存储器(EPROM，ErasableProgrammableRead-OnlyMemory)、电可擦除可编程只读存储器(EEPROM，ElectricallyErasableProgrammableRead-Only)和闪存(Flash)。由于静态随机存储器具有低功耗和较快工作速度等优点，使得静态随机存储器及其形成方法受到越来越多的关注。然而，现有技术形成的半导体器件中静态随机存储器的性能有待进一步提高，使得半导体器件的整体性能较差。
技术实现思路
本专利技术解决的问题是提供一种改善SRAM性能的方法，改善存储器的写入冗余度，从而提高形成的半导体器件的整体性能。为解决上述问题，本专利技术提供一种改善SRAM性能的方法，包括：提供基底，所述基底包括N型逻辑器件区、P型逻辑器件区、上拉晶体管区以及传送门晶体管区，其中，所述N型逻辑器件区包括若干个N型阈值电压区，所述P型逻辑器件区包括若干个P型阈值电压区，所述N型逻辑器件区、P型逻辑器件区、上拉晶体管区以及传送门晶体管区的部分基底表面形成有栅介质层；在所述P型逻辑器件区栅介质层表面形成P型功函数层，且所述若干个P型阈值电压区对应的P型功函数层的等效功函数值不同，其中，等效功函数值最大的P型功函数层为第一P型功函数层；在所述上拉晶体管区的栅介质层表面形成上拉功函数层，且所述上拉功函数层的材料和厚度与第一P型功函数层的材料和厚度相同；对所述上拉晶体管区的基底进行第一阈值电压调节掺杂处理；在所述N型逻辑器件区栅介质层表面形成N型功函数层，且所述若干个N型阈值电压区对应的N型功函数层的等效功函数值不同，其中，等效功函数值最大的N型功函数层为第一N型功函数层；在所述传送门晶体管区的栅介质层表面形成传送门功函数层，且所述传送门功函数层的材料和厚度与第一N型功函数层的材料和厚度相同；对所述传送门晶体管区的基底进行第二阈值电压调节掺杂处理；在所述N型功函数层表面、P型功函数层表面、传送门功函数层表面以及上拉功函数层表面形成栅电极层。可选的，在所述若干个P型阈值电压区对应的P型功函数层中，所述第一P型功函数层的厚度最厚；在所述若干个N型阈值电压区对应的N型功函数层中，所述第一N型功函数层的厚度最薄。可选的，在同一道工艺步骤中，形成所述上拉功函数层和第一P型功函数层；在同一道工艺步骤中，形成所述传送门功函数层和第一N型功函数层。可选的，所述第二阈值电压调节掺杂处理的掺杂离子为B，掺杂浓度为1E12atom/cm3至1E14atom/cm3。可选的，所述第一阈值电压掺杂处理的掺杂离子为As，掺杂浓度为1E12atom/cm3至1E14atom/cm3。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术提供的改善SRAM性能的方法的技术方案中，在P型逻辑器件区栅介质层表面形成P型功函数层，且所述若干个P型阈值电压区对应的P型功函数层的等效功函数值不同，其中，等效功函数值最大的P型功函数层为第一P型功函数层；在上拉晶体管区的栅介质层表面形成上拉功函数层，且所述上拉功函数层的材料和厚度与第一P型功函数层的材料和厚度相同。也就是说，上拉晶体管区的上拉功函数层的等效功函数值与若干P型功函数层的等效功函数值中的最大等效功函数值相同，为使上拉晶体管保持具有固定的阈值电压数值，对所述上拉晶体管区的基底进行第一阈值电压调节掺杂处理的掺杂离子浓度较高，进而使得形成的上拉晶体管的饱和电流和开态电流较小。在N型逻辑器件区栅介质层表面形成N型功函数层，且所述若干个N型阈值电压区对应的N型功函数层的等效功函数值不同，其中，等效功函数值最大的N型功函数层为第一N型功函数层；在传送门晶体管区的栅介质层表面形成传送门功函数层，且所述传送门功函数层的材料和厚度与第一N型功函数层的材料和厚度相同。也就是说，传送门晶体管区的传送门功函数层的等效功函数值与若干N型功函数层的等效功函数值中的最大等效功函数值相同，为了使传送门晶体管保持具有固定的阈值电压数值，对所述传送门晶体管区的基底进行的第二阈值电压调节掺杂处理的掺杂离子浓度较低，进而使得形成的传送门晶体管的饱和电流和开态电流较大。因此本专利技术形成的半导体器件中存储器的伽马比得到提高，从而使得存储器的写入冗余度得到改善，进而提高形成的存储器的电学性能，提高半导体器件的整体性能。附图说明图1至图15为本专利技术一实施例提供的半导体器件形成过程的剖面结构示意图。具体实施方式由
技术介绍
可知，现有技术中形成的半导体器件中静态随机存储器的性能有待提高。对于静态随机存储器，其主要包括上拉(PU，PullUp)晶体管、下拉(PD，PullDown)晶体管以及传送门(PG，PassGate)晶体管，而存储器的写入冗余度(writemargin)对存储器性能起到关键作用，若能够改善存储器的写入冗余度性能，则存储器的良率将得到提高，半导体器件的整体性能相应得到改善。研究发现，存储器的写入冗余度与伽玛比(gammaratio)成正比例关系，伽马比为传送门晶体管的开态电流与上拉晶体管的开态电流之间的比值。传送门晶体管的开态电流与传送门晶体管沟道区的掺杂离子浓度有关，传送门晶体管沟道区的掺杂离子浓度越低，则传送门晶体管的开态电流越大；上拉晶体管的开态电流与上拉晶体管沟道区的掺杂离子浓度有关，上拉晶体管沟道区的掺杂离子浓度越高，则上拉晶体管的开态电流越小。因此，降低传送门晶体管沟道区的掺杂离子浓度，或者提高上拉晶体管沟道区的掺杂离子浓度，能够使得存储器的伽马比增加，进而提高存储器的写入冗余度，改善存储器的良率。进一步研究发现，对于传送门晶体管而言，传送门晶体管为NMOS管，所述传送门晶体管一般具有固定的阈值电压值(Vt)，若在形成传送门晶体管时采用了等效功函数值(equalworkfunction)较高的功函数层，为了使传送门晶体管保持固定的阈值电压，则相应传送门晶体管沟道区的阈值电压调节掺杂离子浓度较低，使得传送门晶体管的开态电流增加。对于上拉晶体管而言，上拉晶体管为PMOS管，所述上拉晶体管一般也具有固定阈值电压，若在形成上拉晶体管时采用了等效功函数值较高的功函数层，则为了使上拉晶体管保持固定的阈值电压，所述本文档来自技高网...

【技术保护点】
一种改善SRAM性能的方法，其特征在于，包括：提供基底，所述基底包括N型逻辑器件区、P型逻辑器件区、上拉晶体管区以及传送门晶体管区，其中，所述N型逻辑器件区包括若干个N型阈值电压区，所述P型逻辑器件区包括若干个P型阈值电压区，所述N型逻辑器件区、P型逻辑器件区、上拉晶体管区以及传送门晶体管区的部分基底表面形成有栅介质层；在所述P型逻辑器件区栅介质层表面形成P型功函数层，且所述若干个P型阈值电压区对应的P型功函数层的等效功函数值不同，其中，等效功函数值最大的P型功函数层为第一P型功函数层；在所述上拉晶体管区的栅介质层表面形成上拉功函数层，且所述上拉功函数层的材料和厚度与第一P型功函数层的材料和厚度相同；对所述上拉晶体管区的基底进行第一阈值电压调节掺杂处理；在所述N型逻辑器件区栅介质层表面形成N型功函数层，且所述若干个N型阈值电压区对应的N型功函数层的等效功函数值不同，其中，等效功函数值最大的N型功函数层为第一N型功函数层；在所述传送门晶体管区的栅介质层表面形成传送门功函数层，且所述传送门功函数层的材料和厚度与第一N型功函数层的材料和厚度相同；对所述传送门晶体管区的基底进行第二阈值电压调节掺杂处理；在所述N型功函数层表面、P型功函数层表面、传送门功函数层表面以及上拉功函数层表面形成栅电极层。...

【技术特征摘要】
1.一种改善SRAM性能的方法，其特征在于，包括：提供基底，所述基底包括N型逻辑器件区、P型逻辑器件区、上拉晶体管区以及传送门晶体管区，其中，所述N型逻辑器件区包括若干个N型阈值电压区，所述P型逻辑器件区包括若干个P型阈值电压区，所述N型逻辑器件区、P型逻辑器件区、上拉晶体管区以及传送门晶体管区的部分基底表面形成有栅介质层；在所述P型逻辑器件区栅介质层表面形成P型功函数层，且所述若干个P型阈值电压区对应的P型功函数层的等效功函数值不同，其中，等效功函数值最大的P型功函数层为第一P型功函数层；在所述上拉晶体管区的栅介质层表面形成上拉功函数层，且所述上拉功函数层的材料和厚度与第一P型功函数层的材料和厚度相同；对所述上拉晶体管区的基底进行第一阈值电压调节掺杂处理；在所述N型逻辑器件区栅介质层表面形成N型功函数层，且所述若干个N型阈值电压区对应的N型功函数层的等效功函数值不同，其中，等效功函数值最大的N型功函数层为第一N型功函数层；在所述传送门晶体管区的栅介质层表面形成传送门功函数层，且所述传送门功函数层的材料和厚度与第一N型功函数层的材料和厚度相同；对所述传送门晶体管区的基底进行第二阈值电压调节掺杂处理；在所述N型功函数层表面、P型功函数层表面、传送门功函数层表面以及上拉功函数层表面形成栅电极层。2.如权利要求1所述改善SRAM性能的方法，其特征在于，所述传送门晶体管区为NMOS区域；所述上拉晶体管区为PMOS区域。3.如权利要求1所述改善SRAM性能的方法，其特征在于，在所述若干个P型阈值电压区对应的P型功函数层中，所述第一P型功函数层的厚度最厚；在所述若干个N型阈值电压区对应的N型功函数层中，所述第一N型功函数层的厚度最薄。4.如权利要求1所述改善SRAM性能的方法，其特征在于，在同一道工艺步骤中，形成所述上拉功函数层和第一P型功函数层；在同一道工艺步骤中，形成所述传送门功函数层和第一N型功函数层。5.如权利要求1所述改善SRAM性能的方法，其特征在于，所述P型功函数层的材料为Ta、TiN、TaSiN或TiSiN中的一种或几种；所述N型功函数层的材料为TiAl、TiAlC、TaAlN、TiAlN、MoN、TaCN或AlN中的一种或几种。6.如权利要求1所述改善SRAM性能的方法，其特征在于，所述若干个N型阈值电压区包括N型超低阈值电压区、N型标准阈值电压区以及N型高阈值电压区，其中，所述N型高阈值电压区对应的N型功函数层为第一N型功函数层。7.如权利要求6所述改善SRAM性能的方法，其特征在于，形成包括所述第一N型功函数层的N型功函数层的工艺步骤包括：在所述N型逻辑器件区栅介质层表面形成N型功函数层；在所述N型功函数层表面形成第一掩膜层，所述第一掩膜层暴露出N型高阈值电压区的N型功函数层表面；以所述第一掩膜层为掩膜，刻蚀去除位于N型高阈值电压区的第一厚度的N型功函数层，N型逻辑器...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31