半导体结构及其方法技术

在至少一个ＰＦＥＴ和至少一个ＮＦＥＴ上形成应力传递电介质层。诸如氮化硅的拉应力产生膜通过均厚沉积和构图形成在至少一个ＮＦＥＴ上。可以是耐熔金属氮化物膜的压应力产生膜通过均厚沉积和构图形成在至少一个ＰＦＥＴ上。密封电介质膜沉积在压应力产生膜之上。应力从拉应力产生膜和压应力产生膜转移到下面的半导体结构中。从耐熔金属氮化物膜转移的压应力的大小可以在约５ＧＰａ到约２０ＧＰａ。在退火期间，应力被记忆，并且在去除了应力产生膜后保持在半导体器件中。

【技术实现步骤摘要】

本专利技术总体上涉及半导体结构，并且更具体地涉及在同一衬底 上包括具有压应力记忆的半导体器件和具有拉应力记忆的半导体器 件的半导体结构及其制造方法。
技术介绍
操控应力是改善金属氧化物半导体场效应晶体管(MOSFET)中 少数载流子迁移率以及增大MOSFET的跨导(或者减小串联电阻) 的有效方式，其在对MOSFET性能提供了显著增强的同时，只需要 对半导体工艺处理的相对较少的改动。当应力施加到半导体晶体管的沟道时，载流子的迁移率从它们 在无应力半导体情况下的原始值发生改变，因而晶体管的跨导和导 通电流也从它们在无应力半导体情况下的原始值发生改变。这是因 为在沟道内施加的应力和对半导体结构产生的应变会影响带隙结构 (即，破坏带结构的简并度)并改变载流子的有效质量。应力的效 果耳又决于沟道平面的晶向、晶向内沟道的方向以及施加应力的方向。 在半导体工业中已经对单轴应力(即沿着一个晶向施加的应力) 对于半导体器件的性能，尤其是MOSFET(或者简称为FET)器件性 能的影响进行了广泛研究。对于利用了硅沟道的PMOSFET (或者简 称为PFET，，)，受到沿着沟道方向(即空穴的移动方向或者将漏极 连接到源极的方向)的单轴压应力，沟道中少数载流子(在这种情 况下是空穴)的迁移率会增大。相反地，对于利用了硅沟道的 NMOSFET (或者简称为NFET，，)器件，受到沿着沟道方向(即电 子的移动方向或者将漏极连接到源极的方向)的单轴拉应力，沟道 中少数载流子(在这种情况下是电子)的迁移率会增大。PMOSFET和NMOSFET之间对于用来增强载流子迁移率的应力类型的这些相 反需求已经导致了这样的现有技术方法其中将至少两种不同类型 的应力施加到同一集成芯片上的半导体器件。在现有技术中已公知MOSFET沟道上的应力工程或者应变 工程的不同方法，这两种名称可以互换。一组方法创建了全局应力，即从衬底产生的、施加到整个晶体 管器件区域的应力。全局应力由诸如绝缘体上硅锗结构、SiGe应力 释放緩冲层或者Si:C应力释放缓冲层之类的结构产生。另一组方法产生了局部应力，即仅从局部结构施加到邻近沟道 的局部区域的应力。局部应力由诸如应力衬垫、嵌入SiGe源极/漏极 结构、嵌入Si:C源极/漏极结构、应力产生浅沟槽隔离结构以及应力 产生硅化物之类的结构产生。已经报道利用这些方法，半导体器 件的导通电流增大了 50%之多，而整体芯片速度增大了 40%之多。施加局部应力的方法是通常称为应力记忆技术的技术，根据该 技术，将拉应力产生电介质膜沉积于将被施加拉应力的结构(例如， 场效应晶体管)之上。在高温退火期间，拉应力产生膜将拉应力施 加到下面的半导体器件。在退火后，施加到下面半导体器件的应力 被冻结，或者被记忆，因此称为应力记忆技术。在去除了拉应力 产生电介质膜后，下面的结构仍然保持记忆的应力。利用高度可拉 伸氮化物膜作为应力产生膜已被成功地证实，从而沿着NFET沟道 方向产生了约为2GPa的单轴拉应力。由于压缩的氮化物膜在高温退火期间趋向于松弛，导致转移的 应力仅是可以忽略的应力水平(例如，大小约为100MPa或者小于 100MPa的压应力)，所以通过应力记忆技术产生压应力，即通过从 压应力产生衬垫转移压应力来将压应力施加到半导体器件上，已被 证实较为困难。进一步地，已知应力记忆技术产生了约为3GPa或者小于3GPa 的应力。由于带结构的改变与应力大小成比例，所以期待甚至更高 的单轴应力水平，以增强两种MOSFET之一 (即，PFET和NFET之一)的迁移率。鉴于上述，需求一种将压应力转移到半导体器件(例如PFET) 上的压应力记忆纟支术。而且，需求一种半导体结构及其制造方法，其中通过利用双应 力记忆技术，即在一种类型器件上的压应力记忆技术和在另一种类 型器件上的拉应力记忆技术，p型和n型半导体器件都具有增强的少 数载流子迁移率。并且，需求一种结构及其制造方法，其中将更高水平的应力传 递到两种场效应晶体管(即，PFET和NFET)的至少 一种。
技术实现思路
本专利技术通过提供压应力记忆技术而解决了上述需求，在该技术 中，将高水平的压应力在高温退火期间从压应力产生膜转移到下面 的半导体结构上。本专利技术进一步提供了半导体结构及其制造方法，其中压应力记 忆技术和拉应力技术二者均被采用，以增强PFET和NFET的少数载 流子迁移率。在半导体衬底上形成至少一个PFET和至少一个NEFT,每个都 具有栅电极和间隔物。在工艺处理之前，半导体衬底可以具有内建 应力或者可以基本上不受外部应力。在至少一个PFET和至少一个 NFET上形成应力传递电介质层。诸如本领域中公知的氮化硅的拉应 力产生膜通过均厚(blanket)沉积和构图形成在至少一个NFET上。 可以是耐熔金属氮化物膜的压应力产生膜通过均厚沉积和构图形成 在至少 一 个P F E T上。在高温退火期间防止金属污染的密封电介质膜 沉积在压应力产生膜之上。应力从拉应力产生膜和压应力产生膜转 移到下面的半导体结构中。从耐熔金属氮化物膜转移的压应力大小 可以在约5GPa到约20GPa的范围内，超过了在应力记忆技术中使 用的已知应力产生膜的应力水平。在退火期间，应力被记忆，并且 在去除了应力产生膜后，保持在半导体器件中。根据本专利技术的一个方面，提供了一种半导体结构，其包括a. 至少一个p型场效应晶体管(PFET),其位于半导体衬底上 并具有受到PFET沟道方向的单轴压应力的PFET沟道，其中所述单 轴压应力的大小在约300MPa到约3GPa的范围内；以及b. 至少一个n型场效应晶体管(NFET),其位于半导体衬底上， 并具有受到NFET沟道方向的单轴拉应力的NFET沟道。单轴拉应力可以具有在约300MPa到约3GPa范围内的大小。'半 导体结构可以进一步包括与至少一个PFET的栅电极、至少一个 NFET的4册电才及、至少一个PFET的源区和漏区以及至少一个NFET 的源区和漏区相邻的电介质层。电介质层可以具有内在应力，该应 力的大小小于300MPa，优选地小于30MPa。电介质层可以包括氮化 硅。根据本专利技术的另一方面，提供了一种半导体结构，其包括a. 位于半导体衬底上的至少一个p型场效应晶体管(PFET)和 至少一个n型场效应晶体管(NFET);b. 与至少一个PFET和至少一个NFET相邻的应力4专递电介质层；c. 与应力传递电介质层相邻并且覆盖至少一个NFET的区域的 拉应力产生膜；d. 与应力传递电介质层相邻并且覆盖至少一个PFET的区域的 压应力产生膜；以及e. 与压应力产生膜和拉应力产生膜相邻的密封电介质膜。 压应力产生膜可以包括诸如TaN、 TiN、 WN、 MoN、 NbN、 ReN及其组合的耐熔金属氮化物。压应力产生膜可以将大小在约7GPa 到约20GPa范围内的压应力施加到至少一个PFET的至少一个沟道 上。根据本专利技术的又 一 方面，提供了 一种半导体结构的制造方法， 其包括a.提供半导体衬底；b. 在半导体村底上形成至少一个p型场效应晶体管(PFET)和 至少一个n型场效应晶体管(NFET);c. 直4妄在至少一个PFET和至少一个NFET上形成应力传递电 介质层；以及d. 直接在覆盖至本文档来自技高网...

【技术保护点】
一种制造半导体结构的方法，包括：提供半导体衬底；在所述半导体衬底上形成至少一个ｐ型场效应晶体管（ＰＦＥＴ）和至少一个ｎ型场效应晶体管（ＮＦＥＴ）；直接在所述至少一个ＰＦＥＴ和所述至少一个ＮＦＥＴ上形成应力传递电介质层；以及　直接在覆盖所 述至少一个ＰＦＥＴ的区域中的所述应力传递电介质层上形成压应力产生膜，其中所述压应力产生膜将大小为约５ＧＰａ到约２０ＧＰａ的压应力施加到下面的结构上。

【技术特征摘要】
US 2007-6-5 11/758,2911.一种制造半导体结构的方法，包括提供半导体衬底；在所述半导体衬底上形成至少一个p型场效应晶体管(PFET)和至少一个n型场效应晶体管(NFET)；直接在所述至少一个PFET和所述至少一个NFET上形成应力传递电介质层；以及直接在覆盖所述至少一个PFET的区域中的所述应力传递电介质层上形成压应力产生膜，其中所述压应力产生膜将大小为约5GPa到约20GPa的压应力施加到下面的结构上。2. 如权利要求1的方法，进一步包括直接在所述压应力产生 膜和所述拉应力产生膜上形成密封电介质膜。3. 如权利要求1的方法，进一步包括直接在覆盖所述至少一 个NFET的区域中的所述应力传递电介质层上形成拉应力产生膜。4. 如权利要求3的方法，进一步包括在退火中，将单轴压应 力从所述压应力产生膜转移到所述至少一个PFET的至少一个沟道 上，以及将单轴拉应力从所述拉应力产生膜转移到所述至少 一个 NFET的至少另一个沟道上。5. 如权利要求4的方法，其中在所述至少一个PFET中的所述 转移的压应力的大小约乂人300MPa到约3GPa。6. 如权利要求4的方法，其中所述单轴压应力的所述转移通过 在约950 。C到约1200 。C的温度范围内的退火实现。7. 如权利要求4的方法，进一步包括去除所述密封电介质膜、所述压应力产生膜、所述拉应力产生 膜以及所述应力传递电介质层；以及暴露所述至少一个PFET和所述至少一个NFET的源区和漏区。8. 如权利要求1的方法，其中所述压应力产生膜是耐熔金属氮 化物。9. 一种半导体结构，包括位于半导体衬底上的至少一个p型场效应晶体管(PFET)和至 少一个n型场效应晶体管(NFET);与所述至少一个PFET和所述至少一个NFET相邻的应力传递电 介质层；与所述应力传递电介质层相邻并且覆盖所述至少一个N...

【专利技术属性】
技术研发人员：TS卡纳尔斯基，欧阳齐庆，尹海洲，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]