本发明专利技术提供一种半导体非易失性存储器，在半导体非易失性存储器中，即便在读出前不放电各位线，也可正确地执行存储器单元的读出。在存储器单元（０３）的读出中，将连接于漏极的位线（ＢＬ２３）经主位线（ＭＢＬ［３］）连接于电压源（Ｖｄ）后施加规定电压，连接于源极的位线（ＢＬ２４）经主位线（ＭＢＬ［０］）连接于读出放大器（７１）。这时，位线（ＢＬ２５）经主位线（ＭＢＬ［１］）连接于接地电源（ＧＮＤ）。即，由于读出对象的位线（ＢＬ２４）附近的位线（ＢＬ２５）强制地成为接地电平，所以不从这里流入电荷，因此可防止电流流入位线（ＢＬ２４）。
【技术实现步骤摘要】
本专利技术涉及半导体非易失性存储器，尤其是与涉及存储器单元的读出 的电路结构相关。
技术介绍
半导体非易失性存储器越发细微化、大容量化。其中，在高速用途下，在集成化方面多使用作为NOR型之 一 的VGA(Virtual Ground Architecture.虚拟接地)型半导体非易失性存储器。该VGA型在全部位线 间不间断地配置存储器单元，采取相邻的存储器单元彼此共享位线的结 构，大致能够实现按照4F2的定标(scaling)法则的细微化。可是，在该VAG型中，由于相邻的存储器单元彼此共享位线，所以 通过对读出存储器单元施加漏极电压(虽是若干，但也通过读出存储器单元 的源极电压)，在与读出存储器单元相邻排列的位线上相继积蓄电荷。因此， 必需利用稍微复杂的方法回收因前次的读出而积蓄在各位线上的剩余电 荷。因此，不太适用于必需高速读出的用途，限于低速大容量的用途。另外，在近年的存储器系统中，期望存储器容量的增大高于细微化的 速度，与此同时也日益要求读出的高速化。因此，强烈要求可实现大容量 化及高速化两者的半导体非易失性存储器。在专利文献l、 2、 3中，在VGA型半导体非易失性存储器中提出接 地读出(ground sense)方式。专利文献1:美国专利第6128226号说明书(第1页图1) 专利文献2:美国专利第6134156号说明书(第6页图6) 专利文献3:美国专利第6937523号说明书(第2页图3) 虽然在上述专利文献1 3中，未公开层次化位线结构的构成，但在 存储器的大容量化中，层次化位线结构是必须技术。因此，这里为了说明本申请专利技术的课题，使用将现有技术应用于层次化位线结构的情况进行说明。图9(a)是表示将专利文献1、 2中记载的现有例1的半导体非易失性 存储器应用于层次化位线结构的构成的图。在图9(a)的构成中，设进行存 储器单元00 0F、 10 1F中存储器单元03的读出，来说明动作。全部放 电位线20 2G的电荷。另外，为了加深理解，鉴于选择栅极排列的周期 性，作为方便的单位区域，示出区域50，5。为了读出存储器单元03，激活字线WL 。并且，激活选择栅极 信号SEL ，将位线BL23(漏极位线)经选择栅极42连接于主位线 MBL [3]，并且，Y选择器60b将该主位线MBL [3]连接于电压源Vd。 并且，激活选择栅极信号SEL ，将位线BL24(源极位线)经选择栅极 31连接于主位线MBL ，同时，Y选择器60b将该主位线MBL 连接于读出放大器71及读出输入复位晶体管70。到施加于存储器单元03上的电压稳定为止，使读出输入复位晶体管 70为导通状态，在稳定之后，断开读出输入复位晶体管70。在存储器单 元03为l状态的导通时，通过位线BL23、 BL24间的电流，源极位线 BL24的电压Vs缓慢上升。另外，存储器单元03为0状态的截止时， 在位线BL23、 BL24间不流过电流，源极位线BL24的电压Vs保持0V不 变。图9(b)表示读出积分期间经过后的各位线的电位。如图9(b)所示，对 漏极位线BL23施加电压Vd，在源极位线BL24上呈现与存储器3的1 0相对应的电压Vs(理想地，通常为0V和0.3V左右)。将成为读出判 断基准的基准电压Ref设定为其中间程度的电压。读出放大器71通过对 连接于源极位线BL24的读出节点的电压和基准电压Ref进行比较，判断 存储器3的1 0。可是，在图9(b)中，着眼于有关读出的漏极位线BL23、源极位线BL24 以外的位线。在连接于被激活的字线WL 的存储器单元中，进行读 出的存储器单元03及其右侧的存储器单元04，…的状态一直为1时， 伴随源极位线BL24的电压上升，电流也流过其右邻的位线BL25，进而电 流还流过右侧的位线BL26，位线电压相继上升。g卩，由于连接于与读出存储器单元共享的字线的存储器单元的状态，电荷相继漏出到源极位线的 横的位线。同样地，电荷也漏出到漏极位线BL23左侧的位线。如果在这种将电荷积蓄到多个位线的状态下开始读出，则由于连接于 被激活的字线的其他存储器单元的状态，电荷从读出存储器单元的源极位线侧流入。因此，例如，在读出存储器单元为o的状态时，通过来自右侧位线的电流，源极位线的电压会上升，有可能会将0误读为1。即，由于前次读出时漏出的剩余电荷，所以不能进行正常的读出。因此， 必需进行在下次的读出周期之前回收读出时漏出的剩余电荷的动作。例如在专利文献2中，在进行读出动作之前，进行放电全部位线到接地的动作。在层次化位线方式中，为了将全部位线放电到接地，必需在激活选择 扇区的全部选择栅极、将各位线连接于主位线上的基础上，从主位线侧引导该电荷(在未采取VGA构成的通常的层次化位线方式的非易失性存储器 中，在各扇区中设置放电晶体管。可是，在采取VGA构成的非易失性存 储器中，在各扇区中配置高耐压用、沟道长度长的大晶体管由于导致电路 面积增大，所以是不现实的)。而且，之后必需连续激活仅读出所需的选择 栅极。即，存在在读出动作中必需用于将各位线放电到接地的放电期间的问 题。并且，存在激活选择扇区的全部选择信号所需的消耗电流增加，还因 选择信号的电平不同，而必需增加升压电路的问题(在低电压规格的装置 中，多以升压电源驱动选择栅极等。)。图10(a)是表示将专利文献3中记载的现有例2的半导体非易失性存 储器应用于层次化位线结构的构成图。这里也作为进行存储器单元03的 读出，来说明动作。与图9(a)的构成不同在于在存储器单元03的读出 中，将相邻源极位线BL24右方的位线BL25连接于具有电流源74及邻近 位线复位晶体管73的邻近效应补偿器(neighbor effect canceller)部NEC。 电流源74使调整至存储器单元导通电流一半左右的电流流过。为了读出存储器单元03，要激活字线WL 「00」。并且，激活选择栅 极信号SEL 「06」，将位线BL23(漏极位线)经选择栅极42连接于主位线 MBL 「3」，并且，Y选择器60c将该主位线MBL 「3」连接于电压源Vd。并且，激活选择栅极信号SEL 「01」，将位线BL24(源极位线)经选择栅极 31连接于主位线MBL 「0」，并且，Y选择器60c将该主位线MBL 「0」 连接于读出放大器71及读出输入复位晶体管70。并且，激活选择栅极信 号SEL 「05」，将位线BL25(邻近位线)经选择栅极41连接于主位线MBL 「1」，并且，Y选择器60c将该主位线MBL 「1」连接于具有电流源74 及邻近位线复位晶体管73。到施加于存储器单元03的电压稳定为止，使读出输入复位晶体管70 及邻近位线复位晶体管73成为导通状态，稳定之后，断开读出输入复位 晶体管70及邻近位线复位晶体管73。在存储器单元03为1状态的导 通时，通过位线BL23、 BL24间的电流，源极位线BL24的电压Vs缓慢 上升。另外，在存储器单元03为0状态的截止时，电流不流过位线 BL23、 BL24之间，源极位线BL24的电压Vs保持0V不变。并且，邻近 位线BL25的电压通过来自电流源74的电流，与源极位线BL24同样地上 升。图10(b)表示读出积分期间经过后的各位线的电位。在现有例1中，本文档来自技高网...
【技术保护点】
一种接地读出方式半导体非易失性存储器，具备： 存储器单元阵列，至少包含第１存储器单元；连接于所述第１存储器单元的漏极的第１位线；连接于所述第１存储器单元的源极的第２位线；和配置在漏极与所述第２位线连接的第２存储器单元的源极侧附近的第３ 位线； 读出放大器； 给出规定的读出电压的电压源； 接地电源； 将所述第１～第３位线选择连接到所述读出放大器、所述电压源及所述接地电源的选择电路；和 控制所述选择电路的选择控制部件， 所述选择控制部件在所 述第１存储器单元的读出中，控制所述选择电路，以使所述第１位线连接于所述电压源，使所述第２位线连接于所述读出放大器，使所述第３位线连接于所述接地电源。
【技术特征摘要】
JP 2007-11-15 2007-2970591、一种接地读出方式半导体非易失性存储器，具备存储器单元阵列，至少包含第1存储器单元；连接于所述第1存储器单元的漏极的第1位线；连接于所述第1存储器单元的源极的第2位线；和配置在漏极与所述第2位线连接的第2存储器单元的源极侧附近的第3位线；读出放大器；给出规定的读出电压的电压源；接地电源；将所述第1～第3位线选择连接到所述读出放大器、所述电压源及所述接地电源的选择电路；和控制所述选择电路的选择控制部件，所述选择控制部件在所述第1存储器单元的读出中，控制所述选择电路，以使所述第1位线连接于所述电压源，使所述第2位线连接于所述读出放大器，使所述第3位线连接于所述接地电源。2、 根据权利要求1所述的接地读出方式半导体非易失性存储器，其 特征在于所述第3位线是连接于所述第2存储器单元的源极的位线。3、 根据权利要求1所述的接地读出方式半导体非易失性存储器，其 特征在于所述存储器单元阵列包含配置在源极与所述第1位线连接的第3存储 器单元的漏极侧附近的第4位线，所述选择控制部件在所述第1存储器单元的读出中，控制所述选择电 路，以使所述第4位线连接于所述接地电源。4、 根据权利要求3所述的接地读出方式半导体非易失性存储器，其 特征在于-所述第4位线是连接于所述第3存储器单元的漏极的位线。5、 一种接地读出方式半导...
【专利技术属性】
技术研发人员：小岛诚，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。