公开了一种用于在读取操作期间读出目标单元内电流的存储器电路。依据一个示意性实施例，此存储器电路包含目标单元（３０５）、第一邻近单元（３５５）、和运算放大器（３８１）。第一目标单元的第一位线（３１６）连接至接地端；目标单元的第二位线（３２１）则连接至漏极电压。读出电路（３６０）在第一节点（３２０）连接至第一位线（３１６）或第二位线（３２１）的至少其中之一。第一邻近单元（３５５）的第三位线（３４１）连接至第二节点（３５０）。运算放大器（３８１）的输出端在读取操作期间在第二节点（３５０）连接至第三位线（３４１）。运算放大器（３８１）的非反相输入端连接至第一节点（３２０），且其反相输入端连接至第二节点（３５０）。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术通常涉及半导体器件的领域。更具体地，本专利技术涉及半导体存储器件。
技术介绍
在现有技术中已经将存储器件应用于各种电子装置中用于存储数据。典型的存储器件包含多个存储单元。通常，存储单元是以阵列形式排列，在此一行存储单元对应于一条字线，而一列存储单元对应于一条位线，在此每一个存储单元定义一个二进制位，即，零(0)位或一(1)位。举例而言，存储器可定义为“已编程”位或“已擦除”位。依据特定的惯例，已编程的单元表示“0”位而已擦除的单元表示“1”位。在其它型式的存储单元中，每一单元可存储两个二进制位，“左位”和“右位”。“左位”可以表示“0”或“1”，而“右位”与“左位”完全独立，也可以表示“0”或“1”。通常，存储单元在读取操作期间的状态是通过读出存储单元所取用的电流而决定。举例而言，为了查明利用漏极侧读出的特定存储单元所取用的电流，将存储单元的漏极端连接至读出电路，将存储单元的源极端连接至接地端，且选择存储单元的栅极。读出电路尝试检测由存储单元所取用的电流，并将所检测到存储单元电流与参考电流相比较。如果检测到的存储单元电流超过参考电流，则将该存储单元视为已擦除的单元(对应于“1”位)。可是，如果检测到的存储单元电流低于参考电流，则将该存储单元视为已编程的单元(对应于“0”位)。事实上，希望所检测到的存储单元电流能够比参考电流大于或小于一个“读取差数(read margin)”。在本申请中，读取差数定义为在读取操作期间由目标存储单元所取用的电流与由参考单元所取用的电流之间差的绝对值。通过设定适当的读取差数，可大大地降低，例如噪声等外来因素对存储单元电流检测的影响。举例说明，假如在特定存储器件内用于作为比较用的参考电流为15微安培(μA)。在此状况下，为了提供5μA的读取差数，希望对于已擦除的单元(对应于“1”位)读取存储单元电流为20μA或大于20μA，而对于已编程的单元(对应于“0”位)希望读取存储单元电流为10μA或小于10μA。通过5μA的读取差数，可大大地降低，如噪声等外来因素的影响。可是，传统的存储器电路大幅降低了在读取操作期间用于读出存储单元电流的读取差数(在本申请中，读取差数的降低也可视为“读取差数损失(read margin loss)”)。当大大地降低读取差数时，读出存储单元电流的可靠度也会降低，因为如噪声等外来因素会有较大的影响。因此读取操作的可靠度和准确度会降低，导致存储器件的不良性能。因此，在现有技术中，存在强烈的需求，其必须克服已知存储器电路中的这些缺点并提供在读取操作期间可以快速且正确的方式降低读取差数损失的存储器电路和技术。
技术实现思路
本专利技术涉及一种用于快速且正确的存储器读取操作的电路。本专利技术针对且解决现有技术中的需求，其所提供的存储器电路和技术在读取操作期间可以快速且正确的方式降低读取差数损失。依据其中一个示意性实施例，用于在读取操作期间读出目标单元中电流的存储器电路包含有目标单元、第一邻近单元、和运算放大器。在此示意性实施例中，目标单元具有接地的第一位线，且具有连接至漏极电压的第二位线。读出电路在第一节点被连接至第一位线或第二位线的至少其中之一。举例而言，在漏极侧读出中，读出电路被连接至第二位线，而在源极侧读出中，读出电路被连接至第一位线。第一邻近单元具有连接至第二节点的第三位线。运算放大器具有在第二节点连接至第三位线的输出端。运算放大器还具有连接至前述第一节点的非反向输入端，且具有连接至第二节点的反向输入端。各目标单元和第一邻近单元包含有分别连接至共享字线的栅极端。在某些实施例中，目标单元同时存储第一位和第二位。依据另一个实施例，存储器电路还包含有第二邻近单元和第三邻近单元。在此特殊实施例中，第二邻近单元具有连接至第一节点的第四位线，且第二邻近单元与目标单元相邻接。第三邻近单元也具有连接至第一节点的第五位线。第三邻近单元与第二邻近单元相邻接，且第一邻近单元与第三邻近单元相邻接。依据又一个实施例，存储器电路还包含有第四邻近单元。在此特殊实施例中，第四邻近单元具有连接至第二节点的第六位线，且第四邻近单元与第一邻近单元相邻接。依据再一个示意性实施例，存储器电路还包含有第五邻近单元。在此特殊实施例中，第五邻近单元具有连接至第二节点的第七位线，且第五邻近单元与第四邻近单元相邻接。对于本领域技术人员，在阅读下列说明和附图之后本专利技术的其它特性和优点将变得显而易见。附图说明图1A显示了已知存储器电路的电路图；图1B显示了简化的Y-译码器或Y-选择路径，在此标示为Y-路径；图2显示了另一个已知存储器电路的电路图；图3显示了依据本专利技术的存储器电路一个实施例的电路图；图4显示了依据本专利技术的存储器电路另一个实施例的电路图。具体实施例方式本专利技术涉及一种用于快速且准确的存储器读取操作的电路。下列说明包含与本专利技术申请相关的特定信息。本领域技术人员将可了解，本专利技术也可以按照与此处所讨论方式不同的方式应用于其它应用中。再者，为了不混淆本专利技术，在此将不讨论本专利技术的某些特殊细节。本专利技术中的附图及其相伴随的详细说明仅与本专利技术的示意性实施例相关。为了保持其简要性，在本申请中将不特别说明本专利技术的其它实施例，并且没有通过本专利技术的附图进行特别说明。在下列说明中，依据已编程状态是以“0”位表示而已擦除状态是以“1”位表示的特定惯例作为参考，虽然本专利技术也适合以其它惯例表示。为了说明本专利技术的特性和优点，将先参考图1A、1B和2简要说明已知的存储器电路。首先参考图1A，在此显示了对应于存储器件一部分的已知存储器电路100。在电路100中，位线116和121通过通常是以Y-路径166a和166b显示的选择电路进行连接，其连接方式使得可读出由存储单元105所取得的存储单元电流110。当需要执行包含有存储单元105的读取操作时可使用此配置。Y-路径166a和166b分别为电路100中的位线116和121建立连接，且为了简化在图1B中Y-路径166a和166b仅以Y-路径166表示。图1B显示了简单的以“Y-路径”166表示的简化“Y译码器”或“Y-选择路径”。在图1B中，当晶体管167和164被同时激活时，例如，通过将激活信号分别提供给晶体管167和164的栅极时，Y-路径166通过电阻器169、晶体管167、电阻器168和晶体管164在节点117和节点118之间提供连接。电阻器168和169表示由整体金属位线和扩散位线而引起的电阻值。继续参考图1A，通过将节点123经由Y-路径166b连接至读出电路160而将位线121配置为“漏极”位线(在图1中是以“D”标示)。通过将节点117经由Y-路径166a连接至接地165而将位线116配置为“源极”位线(在图1中是以“S”标示)。位线141和151是“浮接”的，且具有经由邻近存储单元接地的由图形决定的路径。字线125(在图1中以“WL”标示)连接至存储单元105的栅极端，用于激活存储单元105。当存储单元105激活时，由存储单元105取用的电流量110可表示出存储单元105的“已编程”或“已擦除”的状态。举例而言，如果存储单元105为“已编程”(即，表示“0”位)，则由存储单元105所取用的电流为低电流，例如低于10μA。相反地，如果存储单元105为“已擦除”(即，本文档来自技高网...
【技术保护点】
一种用于在读取操作期间读出目标单元（３０５）的电流的存储器电路，该存储器电路包括：所述目标单元（３０５），具有连接至接地端（３６５）的第一位线（３１６），该目标单元（３０５）具有连接至漏极电压的第二位线（３２１）；读出电路（ ３６０），在第一节点（３２０）连接至该第一位线（３１６）或该第二位线（３２１）的至少其中之一；第一邻近单元（３５５），具有连接至第二节点（３５０）的第三位线（３４１）；运算放大器（３８１），具有在读取操作期间在该第二节点（３ ５０）连接至该第三位线（３４１）的输出端，该运算放大器（３８１）具有连接至该第一节点（３２０）的非反相输入端，该运算放大器（３８１）具有连接至该第二节点（３５０）的反相输入端。
【技术特征摘要】
【国外来华专利技术】US 2003-3-13 10/387,6171.一种用于在读取操作期间读出目标单元(305)的电流的存储器电路，该存储器电路包括所述目标单元(305)，具有连接至接地端(365)的第一位线(316)，该目标单元(305)具有连接至漏极电压的第二位线(321)；读出电路(360)，在第一节点(320)连接至该第一位线(316)或该第二位线(321)的至少其中之一；第一邻近单元(355)，具有连接至第二节点(350)的第三位线(341)；运算放大器(381)，具有在读取操作期间在该第二节点(350)连接至该第三位线(341)的输出端，该运算放大器(381)具有连接至该第一节点(320)的非反相输入端，该运算放大器(381)具有连接至该第二节点(350)的反相输入端。2.如权利要求1所述的存储器电路，进一步包括第二邻近单元(490)，该第二邻近单元(490)具有连接至该第二节点的第四位线(496)，该第二邻近单元(490)与该第一邻近单元相邻接。3.如权利要求1所述的存储器电路，进一步包括第二邻近单元(455)，该第二邻近单元(455)具有连接至该第一节点的第四位线(441)，该第二邻近单元(455)与该目标单元相邻，该第一邻近单元与该第二邻近单元(455)相邻。4.如权利要求1所述的存储器电路，进一步包括第二邻近单元(455)，该第二邻近单元(455)具有连接至该第一节点的第四位线(441)，该第二邻近单元(455)与该目标单元相邻，该存储器电路进一步包括第三邻近单元(470)，该第三邻近单元(470)具有连接至该第一节点的第五位线(451)，该第三邻近单元(470)与该第二邻近单元(455)相邻，该第一邻近单元与该第三邻近单元(470)相邻。5.如权利要求1所述的存储器电路，其中该目标单元和该第一邻近单元的每一个都包括连接至共享字线的各自的栅极端。6...
【专利技术属性】
技术研发人员：李宾宽，陈伯苓，R塔索，
申请(专利权)人：斯班逊有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。