从非易失性存储器读取数据的方法及装置制造方法及图纸

粗略地描述，本发明专利技术提供存储器，其包括多个电连接且共同分享字线的邻近存储单元中的第一和第二目标存储单元。此两个目标存储单元在沿着电连接的字线上彼此分离至少一个额外的存储单元，且这些目标存储单元的第一电流路径端在沿着此字线上与这些目标存储单元的第二电流路径端电性分组。此两个目标存储单元可以通过以下步骤进行读取操作：连接此两个目标存储单元的第一电流路径端至地，预充此两个目标存储单元的第二电流路径端至其各自的预充状态，以及当第一及第二感测节点都在其各自的预充状态时，开始感测操作以大致同时读取所述第一及所述第二目标存储单元。

【技术实现步骤摘要】

本专利技术涉及可编程存储阵列，更具体的说，涉及在此阵列中读取 存储单元的系统及其方法。
技术介绍
存储器元件在业界被公知用来储存数据于许多不同的电子元件 与应用之中。典型的存储元件包括许多的存储单元。通常，单元们被 安排成阵列格式，其中，在阵列中的每一列单元对应于字线，而在阵 列中的每一行单元对应于位线，其中每一个单元通常代表一个位的信息，例如一个零(0)位或是一个一(1)位。举例而言， 一个存储单元可以依照储存于其浮动栅极中的电荷数目被定义为 一个被编 程位或是一个被擦除位。根据被选定的常规， 一个被擦除位可以被表示为逻辑l，而一个被编程位可以被表示为逻辑o，或是反之亦可。在一种类型的存储单元中，每一个单元储存两位， 一个左方位以及一个右方位。此左方位可以被表示为逻辑o或 逻辑r'，而此右方位则也可以被表示为逻辑o或逻辑l。通常，存储单元的状态根据将此存储单元的字线连接到特定电压 时所感测到的读取电流来决定。举例而言，利用漏极端感测存储单元 的电流，此存储单元的漏极端连接至感测电路，源极端连接至地，而 作为字线的栅极端连接到特定的读取电压。此感测电路尝试检测此存 储单元产生的电流，并将此电流与参考电流做比较。假如此感测电流 超过此参考电流，则此存储单元被认定为在其擦除状态。假如此感测 电流低于此参考电流，则此存储单元被认定为在其编程状态。通常会希望此存储单元的感测电流可以高于或低于此参考电流 在读取边界之上。在此读取边界被定义为目标存储单元的读 取电流与参考存储单元的读取电流之间绝对值的差异。具有足够的读取边界，对于外来因素，例如噪声，所造成的影响，在检测此 存储单元电流时可以被显著地减少。在某些存储电路中，读取边界会因为流至被读取单元相邻单元的漏电流而被降低。请参阅图1A、图1B和图2，显示此种现象。 图1A描绘对应于存储元件一部分的已知存储电路100。在电路100 中，位线116和121通过通常被称为Y通道166a和166b的选择电路 而连接，使得其可以感测由目标存储单元105而得到的存储单元电流 110。此安排方式可以运用在当牵涉到此目标存储单元105的读取操 作将被执行时。Y通道166a和166b可以分别建立至位线116和121 的连接，且可以被简化为如图1B中的Y通道166。图1B描绘一个简 化的Y-解码器或是Y-通道选择，其可简称为Y通道166如图 中所示。在图1B中，Y通道166提供介于节点117和118之间通过 电阻169、晶体管167、电阻168和晶体管164的连接，当两个晶体 管167和164皆导通时，如通过提供导通信号至其个别晶体管167和 164的栅极时。电阻168和169则表示因为整体金属位线以及扩散位 线所造成的电阻值。请继续参阅图1A，位线121被设置为漏极位线(在第1图中标示 为D)通过Y通道166b来连接节点123与感测电路160。而位线116 被设置为源极位线(在第1图中标示为S)通过Y通道166a来连接节 点117与地165。位线141和151为浮接的，或许可以经过相邻存储 单元而具有与图案相关的接地路径。而字线125(在第1图中标示为 WL)连接至存储单元105的栅极端，且用来启动存储单元105。当存 储单元105被启动，由存储单元105所产生的电流110数量可以指示 存储单元105是在编程或是擦除状态。在此图示中，当存储单元被编 程时， 一个如小于10微安(u A)的低电流从存储单元105中产生。相 反地，当存储单元被擦除时， 一个如大于20微安(uA)的高电流自存 储单元105中产生。在存储电路100中，此感测电路160尝试经过存储单元105査明 存储单元电流110以检测电流130。然而，当此存储单元105为编程 单元时，若是其邻近单元155及其邻近单元155与地之间的所有邻近单元皆为擦除状态时，自节点123至节点143之间的一个侧向漏电流 135或许会产生。另一个漏电流135的潜在来源是当对位于第1图中 存储单元155右方的某些单元进行充电时或许会存在的短暂电流。在 此情况下，感测电路160所检测到的电流130是存储单元电流110和 漏电流135的总合，会造成电流130的升高以及降低存储单元在读取 存储单元105为编程单元时的读取操作的读取边界。降低此读取 操作的读取边界会减少此读取操作的可靠性。请参阅图2，描绘对应于存储元件一部分的另一己知存储电路 200。类似于图1中的存储电路100，存储单元205中的位线221被 设置为漏极位线(在图2中标示为D)通过Y通道266b来连接节点223 与感测电路260，而位线216被设置为源极位线(在图2中标示为S) 通过Y通道266a来连接节点217与地265，所以存储单元205可以 产生感测存储单元电流210。而字线225 (在图2中标示为WL)连接至 存储单元205的栅极端，且用来启动存储单元205。当存储单元205 被开启，由存储单元205所产生的电流210数量可以指示存储单元 205是在编程或是擦除状态。在存储电路200中，邻近单元255的位线241被设置为预充 位线(在图2中标示为P)，可通过Y通道266c来连接节点243至预 充电路280。 Y通道266a、 266b和266c可以利用图1B中所示以及先 前所描述过的Y通道166。连接至位线241的节点243可以提供预充电压，在目标存储单元 205是被编程单元而邻近存储单元255为擦除或是过度擦除单元时， 可以产生减少从节点223到243漏电流的效果。举例而言，预充电路 280尝试提供节点243 —个相当于由感测电路260提供给节点223的 电压电平。然而在现实中，节点243和节点223两者之间的电压或许 会十分不同，即使是在预充电路280和感测电路260为类似设计的情 况下。举例而言，节点243和节点223两者之间的电压差或许会高达 50毫伏特(mV)。此外，因为节点243和节点223两者之间的电压差 大部分分别由预充电路280和感测电路260所产生的电流数量级的差 异而造成，特别是在存储单元205是被擦除单元而邻近存储单元255为擦除或是过度擦除单元且存储单元270是被编程单元时，因此存储 电路200中节点243和节点223两者之间的电压差很难被控制且/或 被补偿。因为由存储单元205所产生的电流210大小与存储单元205是否 为编程或是擦除单元相关，因此存储电路200无法有效地控制且补偿 由预充电路280和感测电路260所产生的巨大电流差异，而导致在节 点243和节点223两者之间的大电压差。其结果是在存储单元205是 被擦除单元而邻近存储单元255为擦除或是过度擦除单元且存储单 元270是被编程单元时，漏电流235会在从节点223到243之间通过 存储单元255产生。其原因是，当存储单元205为被擦除单元时，存 储单元210会对节点223减少电压供应。结果会在节点223到243之 间产生电压差而导致漏电流235会在从节点223到243之间通过存储 单元255产生。在此情况下，感应电路260会感应一个与存储单元电 流210和漏电流235差距相对应的电流230，在存储单元205为被擦 除单元时有效地减少电流230，进而减少在读取操作时本文档来自技高网...

【技术保护点】
一种读取在存储阵列中电连接至共同分享字线的多个相邻存储单元的存储单元的方法，所述多个存储单元包括第一单元和最后单元，每一个单元与其相邻单元分享位线，所述第一单元和所述最后单元更分别连接至并没有和其它单元分享的第一位线和最后位线，所述位线包括第一组的至少一个相邻位线，以及不在所述第一组内的最后组的至少一个相邻位线，所述第一组邻接所述第一位线，且所述最后组邻接所述最后位线，所述第一组内与所述第一单元所分享的所述位线为第一公用位线，且所述最后组内与所述最后单元所分享的所述位线为最后公用位线，所述方法包括下列步骤：对所述第一公用位线及所述最后公用位线预充至其各自预充状态；以及当所述第一公用位线及所述最后公用位线分别在其各自的预充状态，开始感测操作以大致同时读取所述第一及所述最后单元。

【技术特征摘要】
US 2006-7-14 11/457,6861、一种读取在存储阵列中电连接至共同分享字线的多个相邻存储单元的存储单元的方法，所述多个存储单元包括第一单元和最后单元，每一个单元与其相邻单元分享位线，所述第一单元和所述最后单元更分别连接至并没有和其它单元分享的第一位线和最后位线，所述位线包括第一组的至少一个相邻位线，以及不在所述第一组内的最后组的至少一个相邻位线，所述第一组邻接所述第一位线，且所述最后组邻接所述最后位线，所述第一组内与所述第一单元所分享的所述位线为第一公用位线，且所述最后组内与所述最后单元所分享的所述位线为最后公用位线，所述方法包括下列步骤对所述第一公用位线及所述最后公用位线预充至其各自预充状态；以及当所述第一公用位线及所述最后公用位线分别在其各自的预充状态，开始感测操作以大致同时读取所述第一及所述最后单元。2、 如权利要求1所述的方法，其中对所述第一公用位线及所述 最后公用位线分别预充至其各自的预充状态的步骤包括将所述第一 组内及所述最后组内的所有所述位线预充至其各自的预充状态的步3、如权利要求2所述的方法，其中将所述第一组内及所述最后 组内的所有所述位线预充至其各自的预充状态的步骤包括下列步骤将所述第一组内的所有所述位线预充至其各自的预充状态至第一预充电压；以及将所述最后组内的所有所述位线预充至其各自的预充状态至第 二预充电压。4、 如权利要求1所述的方法，其中对所述第一公用位线及所述 最后公用位线预充至其各自预充状态的步骤包括下列步骤将所述第一公用位线预充至第一预充电压；以及 将所述最后公用位线预充至第二预充电压。5、 如权利要求l所述的方法，其中由所述多个存储单元所分享 的所述位线还包括中间组的至少一个位线，所述中间组与所述第一组 与所述最后组不同，但与其相邻，以及还包括在预充及开始感测操作的步骤时，浮接所述中间组内的所 有所述位线的步骤。6、 如权利要求l所述的方法，更包括连接所述第一组内的所有 所述位线至第一公用节点以及连接所述最后组内的所有所述位线至 第二公用节点的步骤，其中对所述第一公用位线及所述最后公用位线预充至其各自预 充状态的步骤包括连接所述第一公用节点至第一预充源以及连接所 述第二公用节点至第二预充源的步骤，以及其中开始感测操作以大致同时读取所述第一及所述最后单元的 步骤包括以下步骤切断所述第一公用节点至所述第一预充源的连接，并连接其至第 一感测放大器；以及切断所述第二公用节点至所述第二预充源的连接，并连接其至第 二感测放大器。7、 如权利要求1所述的方法，还包括在所述预充步骤之前，进 行将所述第 一组内及所述最后组内的所有所述位线放电的步骤。8、 一种存储系统，包括在存储阵列中的多个电连接的相邻存储单元，都共同分享字线， 所述多个存储单元包括第一单元和最后单元，每一个单元与其相邻单元分享位线，所述第一单元和所述最后单元还分别连接至并没有和其 它单元分享的第一位线和最后位线，所述位线包括第一组的至少一个相邻位线，以及不在所述第一组 内的最后组的至少一个相邻位线，所述第一组邻接所述第一位线，且 所述最后组邻接所述最后位线，所述第一组内与所述第一单元所分享的所述位线为第一公用位 线，且所述最后组内与所述最后单元所分享的所述位线为最后公用位线；对所述第一公用位线及所述最后公用位线预充至其各自预充状 态的功能电路；以及开始感测操作以大致同时读取所述第一及所述最后单元的功能 电路，所述感测操作在所述第一公用位线及所述最后公用位线都在其 各自的预充状态时被初始化。9、 一种存储系统，包括控制单元，以从存储阵列中都共同分享 的字线的多个电连接的相邻存储单元来读取所述存储单元，所述多个 存储单元包括第一单元和最后单元，每一个单元与其相邻单元分享位 线，所述第一单元和所述最后单元还分别连接至并没有和其它单元分 享的第一位线和最后位线，所述位线包括第一组的至少一个相邻位线，以及不在所述第一组 内的最后组的至少一个相邻位线，所述第一组邻接所述第一位线，且 所述最后组邻接所述最后位线，所述第一组内与所述第一单元所分享的所述位线为第一公用位 线，且所述最后组内与所述最后单元所分享的所述位线为最后公用位 线，其中所述控制单元产生控制信号以导致对所述第一公用位线及所述最后公用位线预充至其各自预充状 态；以及当所述第一公用位线及所述最后...

【专利技术属性】
技术研发人员：林永丰，林俞伸，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]