一种嵌入式存储器的测试系统及测试方法技术方案

一种嵌入式存储器的测试系统及测试方法，该系统包括测试装置和与其相连的自动测试设备，该装置包括存储器测试控制器和存储器测试总线接口单元相连，存储器测试控制器根据自动测试设备输入的测试控制信号，进行状态转换，在相应状态下根据自动测试设备通过存储器测试总线接口单元输入的存储地址，将自动测试设备通过存储器测试总线接口单元输入的测试数据写入嵌入式存储器，或者在相应状态下根据自动测试设备通过存储器测试总线接口单元输入的存储地址，控制存储器测试总线接口单元读取嵌入式存储器存储的测试数据并由存储器测试总线接口单元发送自动测试设备进行验证。本发明专利技术在减少ＳｏＣ管脚数目及节省测试成本的情况下完成嵌入式存储器的测试。

【技术实现步骤摘要】

本专利技术涉及存储器的测试技术，特别涉及一种嵌入式存储器的测试系统 及测i式方法。
技术介绍
嵌入式存储器是片上系统(SoC, System-on-a-Chip)设计中一个非常重 要的部分。随着嵌入式存储器的容量快速增长，嵌入式存储器被广泛用来实 现寄存器堆、先进先出存储器(FIFO, First In First Out)、数据高速緩冲存 储器(D-Cache， Data Cache)、指令高速緩沖存储器(I-Cache， Instruction Cache)、发送或接收缓冲存储器，以及用于音频视频数据的存储和用于图 形文本文件的处理等。嵌入式存储器的测试无论是在基于核设计的SoC中， 还是在复杂的微处理器中都是一个十分重要的问题。对嵌入式存储器进行测试的方法为采用设置的测试方式对嵌入式存储 器的每个存储单元写入测试数据后，再将写入的测试数据读取出，对读取出 的测试数据和写入的测试数据进行比较验证，确定该存储单元是否损坏如 果相同，则没有损坏；如果不相同，则损坏。釆用的测试方式可以为存储器 扫描测试方式(MSCAN, Memory SCAN),就是对嵌入式存储器中的其中 一个存储单元写入全0，再读取出进行验证，然后再对嵌入式存储器中 的该存储单元写入全1，再读取出进行验证，按照这个过程更改存储单 元重复执行，直到嵌入式存储器的所有存储单元都操作完。采用的测试方式系列的操作，然后才进行下个单元的操作。操作系列称为March单元。 一个 March单元可能包括一组简单的MSCAN系列，也可能包括一组复杂的、带有多个读/写操作的操作系列。目前，嵌入式存储器的测试方法有三种，包括第一种方法，内建自测 试(BIST, Built-in Self-Test)方法；第二种方法，通过输入输出(I/O, Input/Output)多路选择器直接访问存储器的方法；第三种方法，通过SoC 中的微处理器进行测试方法，下面分别介绍每一种测试方法。第一种测试方法，BIST方法BIST是嵌入式存储器测试中应用极为重要的方法，该方法常用于对SoC 的量产测试。图1为现有技术采用BIST方法测试嵌入式存储器的结构示意 图，如图所示，该测试嵌入式存储器的结构系统中包括作为被测试的嵌入式 存储器的静态随机存储器(RAM, Random Access Memory )、自测试控制 器、地址产生器、数据产生器及数据接收器，其中，自测试控制器、地址产 生器、数据产生器及数据接收器构成的测试电路都设置在SoC中。在测试时，按照某种测试算法，地址产生器产生RAM要输入测试数据 的地址，自测试控制器从地址产生器获取所产生的地址，控制数据产生器产数据接收器将该地址对应的RAM存储单元中的测试数据读取出，并且和从 数据产生器接收的该测试数据进行比较验证，确定RAM的该地址对应的存 储单元是否工作正常。测试。这种方法的优点就是整个测试在SoC内部根据测试算法自动完成， 无需借助外部自动测试设备(ATE, Auto Test Equipment)完成，但是这种 方法需要额外的测试电路设置在SoC中，特别是当嵌入式存储器能够读写 的字长较长时，测试电路中的数据接收器所占的面积会很大，且测试数据的 输入输出总线都需要耗费大量的布线，增加了 SoC的成本开销。另外，由 于测试电路设计在SoC内，通常只能实现有限的测试算法。测试中的故障 分析也比较困难。第二种测试方法，通过I/O多路选择器直接访问存储器的方法这种方法在嵌入式存储器测试中应用非常广泛，常用于对SoC的量产测试。图2a为现有技术通过I/0多路选择器直接访问存储器的结构示意图， 如图所示，为了实现对被测试嵌入式存储器，比如RAM的测试，将RAM 的接口信号通过1/0多路选择器，映射到SoC的管脚上，也就是SoC接口 上，RAM的接口信号包括存储器地址总线信号、存储器数据总线信号及存 储器控制总线信号。具体的测试结构示意图如图2b所示，当进行测试时，ATE可以按照某 种测试方式，产生RAM的存储器地址总线、存储器数据总线以及存储器读 写控制等信号，依次通过SOC的管脚和I/O多路选择器连接到RAM上，对 RAM直接进行具有相应存储地址的存储单元的读/写操作。读/写数据的验证 也是通过ATE来完成。显然，这种方法需要占用SoC中较多的管脚资源，对管脚资源比较少 的SoC不适用。该方法的优点为测试算法可以很方便地修改，测试结果也 比较直观，便于进行测试分析和设计。第三种测试方法，通过SoC中的微处理器进行测试方法这种测试方法多用于测试分析，较少用于量产测试。图3为现有现有技 术通过SoC中的微处理器进行测试的结构示意图，如图所示，使用这种测 试方法，SoC中的微处理器就像一个测试仪，可以利用该微处理器的汇编程 序对嵌入式存储器实现所需的存储器测试算法，同时对从嵌入式存储器得到 的测试数据进行校验，完成测试。这种方法的优点是不需要在SoC上增加额外的测试电路，也不需要对 SoC设计进行更改，且可以灵活更改测试算法，其缺点是主要依赖于微处理 器，且测试算法通过汇编语言程序来实现，使测试时间相对上述两种测试方 法要长，导致过高的测试成本。可以看出，无论采用以上三种测试方法的哪一种方法对嵌入式存储器进 行测试，都存在着优缺点。因此，对于嵌入式存储器的测试来说，如何既能 在节省测试成本，又能在减少SoC管脚数目的情况下，完成对SoC中的嵌入式存储器测试，并将该测试应用于量产测试，成为了一个亟待解决的问题。
技术实现思路
有鉴于此，本专利技术提供一种嵌入式存储器的测试系统，该系统能够在减 少SoC管脚数目及节省测试成本的情况下，完成对嵌入式存储器的测试。本专利技术还提供一种嵌入式存储器的测试方法，该测试方法能够在减少SoC管脚数目及节省测试成本的情况下，完成对嵌入式存储器的测试。为达到上述目的，本专利技术实施例的技术方案具体是这样实现的 一种嵌入式存储器的测试系统，所述系统包括嵌入式存储器的测试装置 和与其相连的自动测试设备，所述嵌入式存储器的测试装置包括存储器测试控制器和与其相连的存储器测试总线接口单元，其中，所述存储器测试控制器，用于根据所述自动测试设备输入的测试控制信 号，进行状态转换，在相应状态下根据所述自动测试设备通过所述存储器测 试总线接口单元输入的存储地址，将所述自动测试设备通过所述存储器测试 总线接口单元输入的测试数据写入所述嵌入式存储器中，或者在其他相应状态下根据所述自动测试设备通过所述存储器测试总线接口单元输入的存储 地址，控制所述存储器测试总线接口单元读取所述嵌入式存储器存储的测试 数据并由所述存储器测试总线接口单元发送给所述自动测试设备进行验证； 所述存储器测试总线接口单元，用于将所述自动测试设备发送的存储地 址和测试数据发送给所述存储器测试控制器；在所述存储器测试控制器的控 制下读取嵌入式存储器存储的测试数据，发送给所述自动测试设备进行验 证。一种嵌入式存储器的测试方法，所述测试的系统包括嵌入式存储器的测 试装置和与其相连的自动测试设备，所述嵌入式存储器的测试装置包括相互 连接的存储器测试控制器和存储器测试总线接口单元，该方法还包括所述存储器测试控制器根据所述自动测试设备输入的测试控制信号，进 行本文档来自技高网...

【技术保护点】
一种嵌入式存储器的测试系统，所述系统包括嵌入式存储器的测试装置和与其相连的自动测试设备，其特征在于，所述嵌入式存储器的测试装置包括存储器测试控制器和与其相连的存储器测试总线接口单元，其中，　所述存储器测试控制器，用于根据所述自动测试设 备输入的测试控制信号，进行状态转换，在相应状态下根据所述自动测试设备通过所述存储器测试总线接口单元输入的存储地址，将所述自动测试设备通过所述存储器测试总线接口单元输入的测试数据写入所述嵌入式存储器中，或者在其他相应状态下根据所述自动测试设备通过所述存储器测试总线接口单元输入的存储地址，控制所述存储器测试总线接口单元读取所述嵌入式存储器存储的测试数据并由所述存储器测试总线接口单元发送给所述自动测试设备进行验证；　所述存储器测试总线接口单元，用于将所述自动测试设备发送的存储 地址和测试数据发送给所述存储器测试控制器；在所述存储器测试控制器的控制下读取嵌入式存储器存储的测试数据，发送给所述自动测试设备进行验证。

【技术特征摘要】
1、一种嵌入式存储器的测试系统，所述系统包括嵌入式存储器的测试装置和与其相连的自动测试设备，其特征在于，所述嵌入式存储器的测试装置包括存储器测试控制器和与其相连的存储器测试总线接口单元，其中，所述存储器测试控制器，用于根据所述自动测试设备输入的测试控制信号，进行状态转换，在相应状态下根据所述自动测试设备通过所述存储器测试总线接口单元输入的存储地址，将所述自动测试设备通过所述存储器测试总线接口单元输入的测试数据写入所述嵌入式存储器中，或者在其他相应状态下根据所述自动测试设备通过所述存储器测试总线接口单元输入的存储地址，控制所述存储器测试总线接口单元读取所述嵌入式存储器存储的测试数据并由所述存储器测试总线接口单元发送给所述自动测试设备进行验证；所述存储器测试总线接口单元，用于将所述自动测试设备发送的存储地址和测试数据发送给所述存储器测试控制器；在所述存储器测试控制器的控制下读取嵌入式存储器存储的测试数据，发送给所述自动测试设备进行验证。2、 如权利要求1所述的测试系统，其特征在于，所述存储器测试控制器通过存储器控制总线、存储器地址总线和存储器输入数据总线与所述嵌入式存储器相连；所述存储器测试总线接口单元通过存储器输出数据总线和所述嵌入式存储器相连接。3、 如权利要求1或2所述的测试系统，其特征在于，所述自动测试设备通过存储器测试总线接口单元、时钟信号总线及测试控制总线和存储器测试控制器相连接，其中，所述自动测试设备通过所述存储器测试总线接口单元发送存储地址或测试数据，所述自动测试设备接收所述存储器测试总线接口单元读取的所述嵌入式存储器存储的测试数据；所述自动测试设备通过所述时钟信号总线发送测试时钟信号给所述存 储器测试控制器，并在每个测试时钟信号的上升沿通过所述须'J试控制总线发 送淡'J试控制信号给所述存储器顶'j试控制器。4、 如权利要求3所述的测试系统，其特征在于，所述存储器测试控制器根据所述自动测试设备在每个测试时钟信号的上升沿输入的测试控制信号，进行状态转换；所述状态包括空闲状态、地址状态、预读状态、读状态、读回状态及写状态；在地址状态下，所述存储器测试控制器解析存储地址后，通过存储器地 址总线发送给所述嵌入式存储器；在读状态和读回状态下，所述存储器测试控制器通过所述存储器控制总 线发送存储器读使能信号给所述嵌入式存储器，并发送存储器测试控制器测 试输出信号给所述存储器测试总线接口单元，所述存储器测试总线接口单元 通过存储器输出数据总线读取所述嵌入式存储器中存储的测试数据后，发送 给自动测试设备；在写状态下，所述存储器测试控制器通过所述存储器控制总线发送存储 器写使能信号给所述嵌入式存储器，通过所述存储器输入数据总线将所述自 动测试设备通过所述存储器测试总线接口单元发送的测试数据写入所述嵌 入式存储器中；所述在写状态下或读回状态下，根据不同的测试控制信号，对存储地址 进行递增或递减。5、 一种嵌入式存储器的测试方法，所述测试的系统包括嵌入式存储器 的测试装置和与其相连的自动测试设备，其特征在于，所述嵌入式存储器的 测试装置包括相互连接的存储器测试控制器和存储器测试总线接口单元，该 方法还包括所述存储器测试控制器根据所述自动测试设备输入的测试控制信号，进 行状态转换；所述存储器测试控制器在相应状态下根据所述自动测试设备通过所述 存储器测试总线接口单元输入的存储地址，将所述自动测试设备通过所述存 储器测试总线接口单元输入的测试数据写入所述嵌入式存储器中，或者在其 他相应状态下根据所述自动测试设备通过所述存储器测试总线接口单元输 入的存储地址，控制所述存储器测试总线接口单元从所述嵌入式存储器读取 所存储的测试数据，并由所述存储器测试总线接口单元发送给所述自动测试 设备进行验证。6、 如权利要求5所述的测试方法，其特征在于，所述存储器测试控制 器根据所述自动测试设备输入的测试控制信号，进行状态转换过程为所述自动测试设备在每个测试时钟信号的上升沿输入测试控制信号给 所述存储器测试控制器，控制所述存储器控制器进行不同的状态转换；所述状态为空闲状态、地址状态、预读状态、读状态、读回状态及写状态；在地址状态下，所述存储器测试控制器解析出存储地址后，通过所述存 储器地址总线发送给所述嵌入式存储器；在读状态和读回状态下，所述存储器测试控制器通过存储器控制总线发 送存储器读使能信号给所述嵌入式存储器，并发送存储器测试控制器测试输 出信号给所述存储器测试总线接口单元，所述存储器测试总线接口单元通过 所述存储器输出数据总线读取所述嵌入式存储器中存储的测试数据后，发送 给所述自动测试设备；在写状态下，所述存储器测试控制器通过存储器...

【专利技术属性】
技术研发人员：王惠刚，
申请(专利权)人：炬力集成电路设计有限公司，
类型：发明
国别省市：44[中国|广东]