在测试模式设置操作下交接测试系统和嵌入式存储器的方法和装置制造方法及图纸

本发明专利技术提供了使安装在存储器系统上的存储器模块或安装在存储器模块上的数个存储器进入测试模式的方法，和引入了执行该方法的第一寄存器和第二寄存器。每个存储器制造者提供了相互不同的使存储器进入测试模式的ＭＲＳ代码和相互不同的使存储器进入测试模式的方法。因此，将测试ＭＲＳ的个数存储在控制存储器的第一寄存器中，和将测试ＭＲＳ代码编程到第二寄存器中。另外，用于确定测试ＭＲＳ的个数的存储在第一寄存器中的每个位分别对应于存储相应测试ＭＲＳ代码的每个第二寄存器。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及交接存储器测试模式和嵌入式存储器的方法和装置，尤其涉及能够改善只可通过逻辑电路访问的存储器的测试环境的交接存储器测试模式和嵌入式存储器的方法和装置。
技术介绍
随着半导体IC(集成电路)的密度不断提高，对半导体IC的测试变得越来越复杂和越来越困难。尤其，随着半导体存储设备的容量增加到GB(千兆位)的单位，有关存储器测试时间和测试存储器的成本的额外开销越来越大。SOC(芯片上系统)、MML(合并存储器逻辑)、DSP(数字信号处理器)、和CPU(中央处理单元)都将存储器嵌入那些芯片中，和FB-DIMM(全缓冲双列直插式存储器模块)包括嵌入该模块中的集线器和存储器。因此，由于不可能从芯片的外部或存储器模块的外部直接访问存储器，所以难以测试嵌入式存储器。在半导体存储器模块中，需要测试安装在计算机中的主板的插槽上的存储器模块。但是，难以在在存储器模块外部的系统板测试环境下访问存储器。如上所述，在只可通过逻辑电路访问的存储器测试环境下，需要考虑存储器和逻辑电路之间的接口的测试装置和嵌入式自检技术。随着装有存储器的系统的运算速度不断提高和要处理的数据量不断增大，主存储器的性能被认为是升级整个系统的性能的重要因素。主存储器建立地址和用于控制系统的芯片组、中央处理单元(CPU)和外围设备的数据。于是，主存储器的故障致命地影响整个系统的性能。主存储器包括同步DRAM(动态随机访问存储器)模块。SDRAM(同步动态随机访问存储器)包括模式设置寄存器(MSR)。通过编程MSR的值，SDRAM可以在编程模式下工作。SDRAM的MSR可以通过将带有地址数据的模式寄存器设置(MRS)命令存储在MSR中来编程。图1是例示SDRAM的传统正常模式MRS代码的表格。参照图1，存储器的操作模式根据输入到存储器的地址输入端A0-A15、和BA0-BA2的数据确定。输入到每个地址输入端的数据被存储在存储器芯片的模式寄存器中，和利用模式寄存器设置脉冲串类型、脉冲串长度、等待时间、测试操作模式、和ODT(片内终止)DLL。MRS(模式寄存器设置)在系统引导进程中应用于存储器，或在ATE(自动测试设备)的DRAM初始化进程中应用于存储器。正常MRS是标准化的，因此，所有系统都使用正常MRS。但是，用于测试存储器的测试MRS不是标准化的，和每个存储器制造者提供相互不同的测试MRS。每个存储器制造者提供唯一测试模式进入序列，以防存储器在除了测试操作之外的其它操作中因某些错误而进入测试模式。例如，测试模式进入序列在长达几个周期内被连续应用于存储器。当应用了所有测试模式进入序列时，存储器进入测试模式。于是，每个存储器制造者为存储器提供能够设置唯一测试MRS的测试设备。但是，当像系统存储器测试环境那样通过逻辑电路访问不能直接访问的嵌入式存储器或存储器时，难以实现系统的应用。其结果是，存储器的测试设备不能控制嵌入式存储器的测试MRS。并且，在在执行了系统引导进程，然后装入操作系统之后进行正常操作的系统环境下，存储器不可能进入测试模式。
技术实现思路
本专利技术的一个目的提供了通过将测试模式进入序列编程到存储器接口单元中的寄存器中，能够提高存储器测试环境的灵活性的设置测试模式的方法。本专利技术的另一个目的还提供了允许各种各样存储器具有相互不同测试模式进入序列和允许各种各样存储器自适应地进入测试模式的存储器交接方法和利用它的装置。本专利技术的又一个目的还提供了适合完成上述目的的用于存储器模块的集线器、存储器模块和装有存储器的系统。本专利技术的再一个目的还提供了与系统的工作条件无关地自由设置测试模式入口的方法和装置。在本专利技术的一些实施例中，提供了存储器芯片的测试模式交接方法，包括将测试模式进入序列数据编程到存储器测试寄存器中，测试模式进入序列数据对应于要测试的嵌入式存储器；检验在系统的正常操作期间是否输入了测试模式设置命令；当输入了测试模式设置命令时，访问编程到存储器测试寄存器中的测试模式进入序列数据，然后将嵌入式存储器设置成测试模式。附图说明通过参照附图，对本专利技术的示范性实施例进行详细描述，本专利技术的上述目的和其它优点将更加显而易见，在附图中图1是例示SDRAM的传统正常模式MRS代码的表格；图2是例示根据本专利技术一个示范性实施例的装有存储器的系统的母板的方块图；图3是例示根据本专利技术一个示范性实施例的如图2所示的存储器控制集线器的方块图；图4是例示根据本专利技术一个示范性实施例的如图3所示的存储器测试寄存器的表格；图5和6是说明根据本专利技术一个示范性实施例的如图4所示的编程测试模式进入序列的操作的时序图；图7和8是说明根据本专利技术一个示范性实施例的存储器的测试模式进入序列的操作的流程图；和图9是例示根据本专利技术一个示范性实施例的存储器系统的集线器的方块图。具体实施例方式广义的嵌入式存储器代表安装在SOC中的嵌入式存储器、像FBDIMM(全缓冲双列直插式存储器模块)那样用分组数据传输方法与外部设备通信的存储器模块中的数个存储器、或安装在像母板那样的系统板上和可通过预定逻辑电路访问的存储器。一般说来，狭义的嵌入式存储器代表安装在SOC中的嵌入式存储器。系统的正常操作模式代表在执行了系统的最初引导进程，然后，装入操作系统之后的操作状态。测试模式进入序列数据包括代表测试模式进入序列的个数的序列使能数据和与测试模式进入序列的个数相对应的测试模式进入命令数据。序列使能数据包括用于计算测试模式进入序列的个数的一组连续有效位。每个有效位对应于测试模式进入命令数据。在设置测试模式的步骤中，访问序列使能数据当中的1个位，例如，LSB(最低有效位)，然后，核实访问的位值，看看该位值是否是有效值。响应有效位，访问相应测试模式进入命令数据，然后，响应访问的测试模式进入命令数据，将测试模式设置信号提供给嵌入式存储器。与有效位的个数相对应地连续重复上述步骤，直到出现无效位，当所有测试模式进入序列都完成时，将嵌入式存储器设置成测试模式。可读/可写寄存器适用于存储器测试寄存器。尤其，系统PCI(外围部件互连)配置寄存器的一部分、或FBDIMM(全缓冲双列直插式存储器模块)的AMB(高级存储缓冲器)芯片的配置寄存器的一部分可以用于存储器测试寄存器。存储序列使能数据的寄存器被命名为‘TMESSR(测试模式进入序列设置寄存器)’，和存储模式进入命令数据的寄存器被命名为‘TMESDR(测试模式进入序列数据寄存器)’。根据本专利技术示范性实施例的装置包含控制器，该控制器被配置成检验与要测试的嵌入式存储器相对应的测试模式进入序列数据被编程到其中的存储器测试寄存器，和被配置成在系统的正常操作模式期间检验是否应用了测试模式设置命令。该控制器还被配置成当应用了测试模式设置命令时，访问编程到存储器测试寄存器中的测试模式进入序列数据，和被配置成将嵌入式存储器设置成测试模式。应该注意到，控制器包含在SOC芯片组、系统存储器的存储器控制集线器芯片组、或FBDIMM的AMB(高级存储缓冲器)中。在下文中，将参照附图叙述本专利技术的示范性实施例。<第一示范性实施例>系统板环境图2是例示根据本专利技术一个示范性实施例的装有存储器的系统的主板的方块图。参照图2，主板包括CPU(中央处理单元；200)、控制图形卡230的存本文档来自技高网...

【技术保护点】
一种嵌入式存储器的测试模式交接方法，该方法包含：　　　　将测试模式进入序列数据编程到存储器测试寄存器中，测试模式进入序列数据对应于要测试的嵌入式存储器；　　　　检验在系统的正常操作期间是否输入了测试模式设置命令；　　　　当输入了测试模式设置命令时，访问编程在存储器测试寄存器中的测试模式进入序列数据，然后将嵌入式存储器设置成测试模式。

【技术特征摘要】
【国外来华专利技术】KR 2004-6-11 10-2004-0043015;KR 2005-5-25 10-2005-1.一种嵌入式存储器的测试模式交接方法，该方法包含将测试模式进入序列数据编程到存储器测试寄存器中，测试模式进入序列数据对应于要测试的嵌入式存储器；检验在系统的正常操作期间是否输入了测试模式设置命令；当输入了测试模式设置命令时，访问编程在存储器测试寄存器中的测试模式进入序列数据，然后将嵌入式存储器设置成测试模式。2.根据权利要求1所述的测试模式交接方法，其中，测试模式进入序列数据包含代表测试模式进入序列的个数的序列使能数据；和与测试模式进入序列的个数相对应的数个测试模式进入命令数据。3.根据权利要求2所述的测试模式交接方法，其中，序列使能数据包括用于计算测试模式进入序列的个数的一组连续有效位。4.根据权利要求3所述的测试模式交接方法，其中，每个有效位对应于每个测试模式进入命令数据。5.根据权利要求4所述的测试模式交接方法，其中，将嵌入式存储器设置成测试模式包含访问序列使能数据当中的一个位；确定被访问位具有有效位值还是无效位值；响应有效位，访问与序列使能数据相对应的测试模式进入命令数据；响应访问的测试模式进入命令数据，将测试模式设置信号提供给嵌入式存储器；和重复访问一个位、确定、响应有效位访问与序列使能数据相对应的测试模式进入命令数据、和提供测试模式设置信号多达有效位的个数，直到被访问序列使能数据被确定为无效位值为止。6.根据权利要求2所述的测试模式交接方法，其中，测试模式进入命令数据包括测试模式寄存器设置命令数据和地址数据。7.根据权利要求1所述的测试模式交接方法，其中，存储器测试寄存器包括系统的PCI(外围部件互连)配置寄存器。8.根据权利要求1所述的测试模式交接方法，其中，存储器测试寄存器包括FBDIMM(全缓冲双列直插式存储器模块)的AMB(高级存储缓冲器)中的配置寄存器。9.一种嵌入式存储器的测试模式交接装置，该装置包含将测试模式进入序列数据编程到其中的存储器测试寄存器，该测试模式进入序列数据对应于要测试的嵌入式存储器；和控制器，被配置成检验在系统的正常操作期间是否输入了测试模式设置命令，被配置成当输入了测试模式设置命令时，访问编程到存储器测试寄存器中的测试模式进入序列数据，和被配置成将嵌入式存储器设置成测试模式。10.根据权利要求9所述的测试模式交接装置，其中，测试模式交接装置包括在系统芯片组中，和其中，存储器测试寄存器包括系统芯片组的PCI(外围部件互连)配置寄存器。11.根据权利要求9所述的测试模式交接装置，其中，测试模式交接装置包括在FBDIMM(全缓冲双列直插式存储器模块)的AMB(高级存储缓冲器)芯片组中，和其中，存储器测试寄存器包括AMB芯片组中的配置寄存器。12.根据权利要求9所述的测试模式交接装置，其中，测试模式交接装置包括在SOC(芯片上系统)芯片组中，和其中，存储器测试寄存器包括SOC芯片组中的配置寄存器。13.根据权利要求9所述的测试模式交接装置，其中，编程到存储器测试寄存器中的测试模式进入序列数据包含代表测试模式进入序列的个数的序列使能数据；和与测试模式进入序列的个数相对应的测试模式进入命令数据。14.根据权利要求13所述的测试模式交接装置，其中，序列使能数据包括用于计算测试模式进入序列的个数的一组连续有效位。15.根据权利要求14所述的测试模式交接装置，其中，每个连续有效位对应于每个测试模式进入命令数据。16.根据权利要求15所述的测试模式交接装置，其中，当输入测试模式设置命令时，控制器访问序列使能数据当中的一个位；确定被访问位具有有效位值还是无效位值；响应有效位，访问与序列使能数据相对应的测试模式进入命令数据；响应访问的测试模式进入命令数据，将测试模式设置信号提供给嵌入式存储器；和重复访问一个位、确定、响应有效位访问与序列使能数据相对应的测试模式进入命令数据、和提供测试模式设置信号多达有效位的个数，直到被访问序列使能数据被确定为无效位值为止。17.根据权利要求13所述的测试模式交接装置，其中，测试模式进入命令数据包括测试模式寄存器设置命令数据和地址数据。18.一种存储器芯片的测试模式进入序列可编程的交接方法，该方法包含从测试模式进入序列设置寄存器中读取一个设置位；确定读取的设置位具...

【专利技术属性】
技术研发人员：辛承万，徐承珍，韩愉根，申熙钟，李宗键，韩京希，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]