非易失半导体存储器制造技术

为了缩短初始化时间，本发明专利技术的闪速型非易失半导体存储器包括选择全部字线（ＷＬ１至ＷＬｍ）的行译码器（２）、产生各种电压的字线电压发生器（３）、选择或不选择全部位线（ＤＬ１至ＤＬｎ）的列译码器（４）。通过向选定的全部字线（ＷＬ１至ＷＬｍ）提供正的第一字线电压、向源极线提供擦除电压（Ｖｓ）和使全部位线浮置来执行擦除脉冲施加处理。通过选择全部位线（ＤＬ１至ＤＬｎ）和向全部字线（ＷＬ１至ＷＬｍ）提供第二字线电压而利用读出放大器（８）来执行降压鉴别处理。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及非易失半导体存储器，特别涉及闪速型非易失半导体存储器，在其中设置了多个可擦除的和能够以电的方式被作标记的存储单元晶体管。近来注意力集中到按照它们一瞬间的集中可擦除性而被称为闪速存储器的非易失半导体存储器，所述闪速存储器具有由场效应晶体管(以后称为存储单元晶体管)组成的存储单元矩阵，通过以电的方式改变晶体管的阈值电平使得可标记或擦除这些存储单元。在闪速型半导体存储器中，通常通过利用给存储单元晶体管的源极施加高电压、使控制栅极的电位为高电平和漏极浮置而在各源极和控制栅极之间产生的电场的隧道效应使电子流出存储单元晶体管的浮置栅极来对全部存储单元进行初始化。在上述初始化中，可能会出现称为降压(depression)的现象，其中因为超出时间地给源极施加高电压而使某些存储单元晶体管的阈值电压变得过低，或者即使恰当地施加高电压，但由于控制栅极绝缘层的微小缺陷或厚度的不同或浮置栅极颗粒尺寸的离散而使某些存储单元晶体管的阈值电压变得过低，使相应的字线不可读，这是由于即使当相应的字线变为地电平，但这些位线被激励通过了处于开放单元(on-cell)状态的被降压(depressed)的存本文档来自技高网...

【技术保护点】
非易失半导体存储器，包括：由按行和列排列的存储单元晶体管（ＭＣ１１至ＭＣｍｎ）的矩阵组成的存储单元阵列，每一所述存储单元晶体管（ＭＣ１１至ＭＣｍｎ）能够被以电的方式进行标记和擦除；字线（ＷＬ１至ＷＬｍ），每一所述字线（ＷＬ１至ＷＬｍ）与排列在所述矩阵的每一所述行中的存储单元晶体管的控制栅极连接；位线（ＤＬ１至ＤＬｎ），每一所述位线（ＤＬ１至ＤＬｎ）与排列在所述矩阵的每一所述列中的存储单元晶体管的漏极连接；与所述矩阵的全部存储单元晶体管（ＭＣ１１至ＭＣｍｎ）的各源极连接的源极线；字线电压发生器（３），产生包括在擦除脉冲施加处理中使用的第一字线电压和在降压鉴别处理中使用的第二字线电压的字线电压；行...

【技术特征摘要】
JP 1995-6-20 152894/951.非易失半导体存储器，包括由按行和列排列的存储单元晶体管(MC11至MCmn)的矩阵组成的存储单元阵列，每一所述存储单元晶体管(MC11至MCmn)能够被以电的方式进行标记和擦除；字线(WL1至WLm)，每一所述字线(WL1至WLm)与排列在所述矩阵的每一所述行中的存储单元晶体管的控制栅极连接；位线(DL1至DLn)，每一所述位线(DL1至DLn)与排列在所述矩阵的每一所述列中的存储单元晶体管的漏极连接；与所述矩阵的全部存储单元晶体管(MC11至MCmn)的各源极连接的源极线；字线电压发生器(3)，产生包括在擦除脉冲施加处理中使用的第一字线电压和在降压鉴别处理中使用的第二字线电压的字线电压；行译码器(2)，分别在所述擦除脉冲施加处理中选择全部所述字线(WL1至WLm)并向它们提供所述第一字线电压以及在所述降压鉴别处理中向它们提供所述第二字线电压，和在普通的读出处理和普通的数据写入处理中选择由外界提供的行地址信号(ADr)所指定的所述字线(WL1至WLm)之一并向其提供由所述字线电压发生器(3)产生的相应字线电压；源极电压馈送(6)，在所述擦除脉冲施加处理中向所述源极线(SL)提供预定电压的擦除脉冲。在其它情况下使所述源极线(SL)处于高电平；列译码器(4)和列选择器(5)，在所述擦除脉冲施加处理中使全部所述位线(DL1至DLn)处于浮置状态，在所述降压鉴别处理中选择全部所述位线(DL1至DLn)，以及在普通读出处理和普通数据写入处理中选择由外界提供的列地址信号(ADc)所指定的所述位线(DL1至DLn)之一；读出放大器(8)鉴别在所述降压鉴别处理中选定的所述全部(DL1至DLn)的信号电平和在所述普通读出处理中选定的所述位线(DL1至DLn)的所述一条的信号电平；以及写入电压馈送(7)，在所述普通数据写入处理中向选定的所述位线(DL1至DLn)的所述一条提供预定的电压。2.权利要求1的非易失半导体存储器，其中每一所述存储单元晶体管(MC11至MCmn)由具有浮置栅极和接地衬底的n沟道型场效应晶体管组成；全部所述存储单元晶体管(MC11至MCmn)在所述擦除脉冲施加处理中通过利用由施加给其栅极的所述第一字线电压和施加给其源极的所述擦除脉冲所造成的雪崩击穿将热载流子注入所述浮置栅极来集中进行擦除；以及在所述擦除脉冲施加处理之后执行的所述降压鉴别处理中，与由所述列译码器(4)和所述列选择器(5)选定的全部所述位线(DL1至DLm)连接的所述读出放大器(8)通过鉴别在全部所述位线(DL1至DLn)上流过的总电流电平来集中检测被降压的任何所述存储单元晶体管(MC11至MCmn)，所述第二字线电压被提供来控制所述存储单元晶体管的栅极。3.权利要求1的非易失半导体存储器，被提供了产生提供给所述字线电压发生器(3)和所述写入电压馈送(7)的存储器控制电压的存储器控制电压馈送，包括串接在高压电源(Vpp)和接地端之间的第一和第二电阻(R33和R34)；第一n沟道型晶体管(Q33)，栅极与所述第一和第二电阻(R33和R34)之间的连线连接，源极与第二n沟道型晶体管(Q34)的漏极连接；第二n沟道型晶体管(Q34)，漏极与所述第一n沟道型晶体管(Q33)的源极连接，源极与提供所述存储器控制电压的输出端...

【专利技术属性】
技术研发人员：近藤伊知良，田中伸幸，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]