非易失半导体存储器制造技术

半导体存储器，包括：沿行方向排列、通向读出放大器的多条主位线；位于存储体之间并通过第一组选择晶体管与主位线连接的第一组子位线；位于存储体和第一组子位线之间并通过第二组选择晶体管与公共地线连接的第二组子位线。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及非易失半导体存储器，尤其涉及采用平面型存储单元的这种存储器。通常称为非易失存储器的只读存储器具有与存储单元有关的典型结构，存储单元按线路逻辑规则可分成“或非”型的和“与非”型的。“或非”型单元阵列的优点是能够获得有效的电流驱动能力，但缺点是单元尺寸增大。“与非”型单元阵列情形正好相反。考虑到这两种单元阵列的辅助效益，已提出了平面型单元阵列作为只读存储器的一成功解决方案。平面型单元阵列在逻辑上是一种“或非”型结构。若干篇论文，例如题为“采用存储体选择结构的12Mb的ROM设计”的论文(VLSI电路论文集88，VI-7，85-86页)已公开了具有平面型存储单元阵列的非易失存储器。该论文的存储单元阵列的结构如附图说明图1所示，存储单元块通过启动选择信号SOm(用于奇数列)和SEm(用于偶数列)进行选择，SOm-1和SEm+1用于导通相邻存储块。位线分成主位线MBi-1至MBi+2以及子位线SB2i-3至SB2i+4。每两条子位线从属于一条主位线，主位线MBi-1和MBi+1作为虚拟地线。在读取操作期间，为了选择存储单元RC13，把电源电压VCC提供给字线WL1，把地本文档来自技高网...

【技术保护点】
一种具有包括由存储单元形成的多个存储体的存储单元阵列的半导体存储器，包括： 沿行方向排列、通向读出放大器的多条主位线； 位于所述存储体之间并通过第一组选择晶体管与所述主位线连接的第一组子位线；以及 位于所述存储体和所述第一组子位线之间并通过第二组选择晶体管与公共地线连接的第二组子位线。

【技术特征摘要】
KR 1995-12-30 67815/951.一种具有包括由存储单元形成的多个存储体的存储单元阵列的半导体存储器，包括沿行方向排列、通向读出放大器的多条主位线；位于所述存储体之间并通过第一组选择晶体管与所述主位线连接的第一组子位线；以及位于所述存储体和所述第一组子位线之间并通过第二组选择晶体管与公共地线连接的第二组子位线。2.如权利要求1所述的半导体存储器，其中，所述主位线通过列选择晶体管与所述读出放大器连接。3.如权利要求1所述的半导体存储器，其中，所述第一组选择晶体管由两组选择晶体管构成，相邻选择晶体管由相应选择信号控制。4.如权利要求1所述的半导体存储器，其中，所述第二组选择晶体管由两组选择晶体管构成，相邻选择晶体管由相应选择信号控制。5.一种具有包括由存储单元形成的多个存储体的存储单元阵列的半导体存储器，包括沿行方向排列、通向读出放大器的多条主位线；位于所述存储体之间并分别通过第一组选择晶体管和第二组选择晶体管与所述主位线连接的多条子位线；以及把所述主位线的第一组与读出放大器连接和把与所述主位线的所述第一组相邻的其它主位线与地电压连接的装置。6.如权利要求5所述的半导体存储器，其中，所述装置包括并行地连接在第一主位线和第一读出放大器之间并...

【专利技术属性】
技术研发人员：李炯坤，任兴洙，徐康德，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]