半导体存储装置制造方法及图纸

本发明专利技术提供一种能够小型化的半导体存储装置。该半导体存储装置具备：互相交叉配置的字线及位线；包括与字线与位线连接的多个存储单元的存储单元阵列区域；以及配置在存储单元阵列区域下方的转移栅极晶体管。

【技术实现步骤摘要】

本专利技术涉及半导体存储装置，特别是涉及包含用于记录数据的存储单元的半导体存储装置。
技术介绍
以往，包含用于存储数据的存储单元的半导体存储装置是众所周知的。这样的半导体存储装置，例如，在特开平6-349267号公报中公开。在所述特开平6-349267号公报中，公开了具有分级位线结构的半导体存储装置(DRAM)，其具备沿所定方向延伸配置的多根字线、与多根字线交叉配置的多根主位线、通过转移栅极晶体管与主位线连接的副位线、含有配置于字线与位线交叉的位置上的多个DRAM(动态随机存取存储器)单元的存储单元阵列区域。在该专利文献1公开的具有分级位线结构的DRAM中，转移栅极晶体管的栅极配线(栅电极)，沿字线的延长方向延伸配置。另一方面，作为近几年受关注的一种非易失性存储器，强电介质存储器是众所周知的。这种强电介质存储器，是将强电介质的极化方向导致的仿真性电容变化作为存储器元件来利用的存储器。这种强电介质存储器，在原理上，由于能以高速且低电压改写数据，因此，作为兼具所谓高速、低电压之DRAM的优点，以及所谓非易失性闪存之优点的理想存储器而备受瞩目。另外，作为该强电介质存储器的一种，单纯矩阵式(交叉点式)的强电介质存储器是众所周知的。单纯矩阵式的强电解质存储器的存储单元，是由向互相交叉的方向延伸而形成的字线及位线，和配置在字线及位线之间强电介质膜形成的强电介质电容器而构成的。在这种单纯矩阵式的强电介质存储器中，由于仅由强电介质电容器构成存储单元，不存在选择晶体管，故可以比以往的DRAM提高集成度。图9中示出在所述单纯矩阵式的强电解质存储器中，适用了与所述特开平6-349267号公报所公开的DRAM的分级位线结构相同的结构。参照图9，这种采用了单纯矩阵式的强电介质存储单元的半导体存储装置，具有子阵列区域(存储单元阵列区域)101a，以及与子阵列区域101a邻接设置的转移栅极晶体管104。另外，多根字线WL、多根总位线GBL以及局部位线LBL互相交叉地配置。另外，子阵列区域101a备有多个强电解质存储单元103。强电介质存储单元103分别设置在多根字线WL和局部位线LBL交叉的位置上。该强电介质存储单元103，由字线WL、局部位线LBL、配置在字线WL以及局部位线LBL之间的强电解质膜(未图示)组成的强电介质电容器构成。此外，转移栅极晶体管104，由n沟道晶体管NT101或NT102构成。转移栅极晶体管104的n沟道晶体管NT101，由源极/漏极区域105a及105b和栅极配线GL102构成。另外，n沟道晶体管NT102，由源极/漏极区域106a及106b和栅极配线GL103构成。再有，n沟道晶体管NT101的源极/漏极区域105a与105b以及栅极配线GL102和n沟道晶体管NT102的源极/漏极区域106a与106b以及栅极配线GL103，沿字线WL的延长方向延伸配置。另外，在局部位线LBL在图9中的连接点109上连接n沟道晶体管NT101的源极/漏极区域105a的同时，总位线GBL在图9中的连接点113上与n沟道晶体管NT101的源极/漏极区域105b连接。由此，在局部位线LBL与源极/漏极区域105a平面性重叠的区域中，局部位线LBL与源极/漏极区域105a处于同一电位，同时，在总位线GBL与源极/漏极区域105b平面性重叠的区域中，总位线GBL与源极/漏极区域105b成为同一电位。还有，在局部位线LBL在图9中的连接点111上与n沟道晶体管NT102的源极/漏极区域106a连接的同时，总位线GBL在图9中的连接点114上与n沟道晶体管NT102的源极/漏极区域106b连接。由此，在局部位线LBL与源极/漏极区域106a平面性重叠的区域中，局部位线LBL与源极/漏极区域106a成为同一电位，同时，在总位线GBL与源极/漏极区域106b平面性重叠的区域中，总位线GBL与源极/漏极区域106b成为同一电位。然而，在图9所示的现有单纯矩阵式的强电介质存储器中，因为转移栅极晶体管104配置在子阵列区域101a的外侧，故存在需要子阵列区域101a与转移栅极晶体管104两份的平面布置面积的问题。由此，因为难于降低平面布置面积，故产生难以使半导体存储装置小型化的问题。另外，在图9所示的现有单纯矩阵式的强电介质存储器中，由于n沟道晶体管NT101及NT102的源极/漏极区域105a、105b、106a及106b，沿与局部位线LBL及总位线GBL正交的方向延伸配置，故是n沟道晶体管NT101及NT102的源极/漏极区域105a、105b、106a及106b与局部位线LBL及总位线GBL重叠的区域，且同一电位区域(作为局部位线LBL及总位线GBL的寄生电容没有贡献的区域)的面积小。因此，由于难以扩大对局部位线LBL及总位线GBL的寄生电容没有贡献的区域，故存在难以缩小局部位线LBL及总位线GBL的寄生电容的问题。
技术实现思路
本专利技术为了解决所述课题，其目的在于提供一种能够小型化的半导体存储装置。为了达到所述目的，本专利技术的第一方面的半导体存储装置，其中备有互相交叉配置的字线及位线；含有与字线及位线连接的多个存储单元的存储单元阵列区域；和配置在存储单元阵列区域下方的转移栅极晶体管。在该第一方面的半导体存储装置中，由于通过将转移栅极晶体管配置在存储单元阵列区域的下方，而可以减小平面布置面积，故可以使半导体存储装置小型化。在所述第一方面的半导体存储装置中，优选位线配置为跨越转移栅极晶体管的杂质区域纵向的至少一部分区域，且与杂质区域平面性重叠，位线与转移栅极晶体管的杂质区域平面性重叠的区域，与转移栅极晶体管的杂质区域实质上处在同一电位。根据这样的构成，由于作为对位线的寄生电容无贡献的区域的位线与转移栅极晶体管的杂质区域平面性重叠，且可以扩大具有相同电位的区域的面积，故可以容易地缩小位线的寄生电容。而且，优选配置为跨越转移栅极晶体管的杂质区域纵向的整个区域，并与杂质区域平面性重叠。在所述第一方面的半导体存储装置中，优选转移栅极晶体管的栅电极部分配置为沿位线的延长方向延伸。根据这样的构成，如果将沿位线的延长方向延伸的多个栅电极部分连接到沿字线的延长方向延伸的栅极配线上，可以在多个栅电极部分共有栅极配线。由此，可以抑制栅极配线的数量增多，所以该部分可以降低半导体存储装置的驱动电流。在这种情况下，优选设置多个转移栅极晶体管，还具备在与多个转移栅极晶体管的栅电极部分连接的同时，沿字线的延长方向延伸的栅极配线。根据这样的构成，由于可以容易地在多个栅电极部分共有栅极配线，故可以容易地抑制栅极配线的数量增多。在所述第一方面的半导体存储装置中，优选转移栅极晶体管的杂质区域沿位线的延长方向延伸配置。根据这样的构成，由于可以将转移栅极晶体管的栅电极部分配置为沿位线的延长方向延伸，故在设置沿字线的延长方向延伸的栅极配线的同时，如果在栅极配线上连接多个电栅电极部分，则可以抑制栅极配线数量的增多。在所述第一方面的半导体存储装置中，优选转移栅极晶体管包括n沟道晶体管及p沟道晶体管，转移栅极晶体管的n沟道晶体管及p沟道晶体管的至少一方，沿位线的延长方向延伸配置。根据这样的构成，由于构成转移栅极晶体管的n沟道晶体管及p沟道晶体管的至少一方的多个栅电极部分可以与本文档来自技高网...

【技术保护点】
一种半导体存储装置，其特征在于，具备：相互交叉配置的字线及位线；包括与字线及位线连接的多个存储单元的存储单元阵列区域；和配置在存储单元阵列区域下方的转移栅极晶体管。

【技术特征摘要】
JP 2003-9-8 2003-3148891.一种半导体存储装置，其特征在于，具备相互交叉配置的字线及位线；包括与字线及位线连接的多个存储单元的存储单元阵列区域；和配置在存储单元阵列区域下方的转移栅极晶体管。2.根据权利要求1所述的半导体存储装置，其中，所述位线配置为跨越所述转移栅极晶体管的杂质区域的纵向的至少一部分区域，并与所述杂质区域平面重叠，所述位线与所述转移栅极晶体管的杂质区域平面重叠的区域，具有与所述转移栅极晶体管的杂质区域实质上相同的电位。3.根据权利要求2所述的半导体存储装置，其中，所述位线配置为跨越所述转移栅极晶体管的杂质区域的纵向的整个区域，并与所述杂质区域平面重叠。4.根据权利要求1所述的半导体存储装置，其中，所述转移栅极晶体管的栅电极部分沿所述位线的延长方向延伸配置。5.根据权利要求4所述的半导体存储装置，其中，设置多个所述转移栅极晶体管，还具备在与多个所述转移栅极晶体管的栅电极部分连接的同时，沿所述字线的延长方向延伸的栅极配线。6.根据权利要求1所述的半导体存储装置，其中，所述转移栅极晶体管的杂质区域沿所述位线的延长方向延伸配置。7.根据权利要求1所述的半导体存储装置，其中，所述转移栅极晶体管包含n沟道晶体管及p沟道晶体管，所述转移栅极晶体管的n沟道晶体管及p沟道晶体管的至少一方沿所述位线的延长方向延伸配置。8.根据权利要求7所述的半导体存储装置，其中，还具备连接所述n沟道晶体管的杂质区域、所述p沟道晶体管的杂质区域以及所述位线的追加配线。9.根据权利要求8所述的半导体存储装置，其中，所述追加配线，在位于所述存储单元阵列区域最外侧的所述字线更外侧的位置上，与所述位线连接。10.根据权利要求1所述的半导体存储装置，其中，所述存储单元阵列区域包含多个子阵列区域，所述位线包含主位线；以及通过所述转移栅极晶体管，与所述主位线连接，并配置在所述多个子阵列区域上的副位线。11.根据权利要求1所述的半导体存储装置，其中，所述存储单元，在所述字线与所述位线交叉的位置上，包含配置在所述字线及所述位线之间的强电介质膜。12.一种半导体存储装置，其特征在于，具备相互交叉地配置的...

【专利技术属性】
技术研发人员：宫本英明，境直史，石塚良行，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[日本]