本发明专利技术公开了一种能简易、稳定地读出存储数据的存储电路，该存储电路包括：具有串联连接的第一铁电电容器和第二铁电电容器的存储部；用于在所述存储部的两端生成电位差的电位差生成部；根据在所述两端生成了所述电位差时的所述第一铁电电容器和所述第二铁电电容器的连接点的电位，判定存储在所述存储部的存储数据的判定部。判定部优选具有将所述连接点电位作为输入的反相器。
【技术实现步骤摘要】
本专利技术涉及一种。尤其涉及可简易且工作稳定地读取存储数据的存储电路、具备该存储电路的半导体元件以及电子设备、以及驱动方法。
技术介绍
作为现有的铁电存储器，已在日本专利特开昭63-201998号公报(专利文献1)中公开。上述专利文献1所公开的铁电存储器，包括具有一对存储了互补数据的铁电电容器的存储单元；连接在一对铁电电容器上的一对位线；以及响应位线对的线间电位差的读出放大器。专利文献1日本专利特开昭63-201998号公报。专利文献1所公开的现有的铁电存储器，由于使用运算放大器作为读出放大器，因此，出现了铁电存储器的结构变得复杂的问题。
技术实现思路
鉴于上述技术缺陷，本专利技术的目的在于提供一种可解决上述技术问题的。该目的可以由权利要求中的独立要求所述的技术特征组合而实现。另外，从属权利要求规定了对本专利技术更有利的具体例。为达到上述目的，根据本专利技术的第一形态，提供一种存储电路，其特征在于包括存储部，具有串联连接的第一铁电电容器以及第二铁电电容器；电位差生成部，用于使存储部的两端产生电位差；判定部，根据在所述两端产生电位差时的所述第一铁电电容器和所述第二铁电电容器的连接点电位，判定存储在存储部的存储数据。该判定部，最好对所述电位差的中间电位和所述连接点电位进行比较，从而判定所述存储数据。还有，最好在第一铁电电容器以及第二铁电电容器中存储互补的数据。在上述结构中，根据存储在存储部的存储数据的值，电位差生成部使存储部的两端产生电位差时的连接点电位大幅变化，从而，如果采用上述结构，则通过所谓的判定连接点电位的极其简易的结构，而实现极其稳定的判定被存储在存储部中的存储数据。所述判定部最好包括以所述连接点电位为输入的反相器。根据上述结构，可以通过极其简易的结构而稳定地对存储数据进行判定。该存储电路优选包括写入部，根据所述存储数据，通过控制存储部的所述两端以及所述连接点电位，向所述存储部再次存储所述存储数据。根据上述结构，当判定部判定了存储在存储部的存储数据时，即使该存储数据已被破坏，也可以将与该存储数据相同的数据再次存储在存储部。从而，例如即使当提供给该存储电路的电源被切断时，因为该存储数据存储在存储部，因此当再次提供电源后，可从该存储电路向外部再次提供该存储数据。因此，根据上述结构，可提供工作稳定的存储电路。写入部优选包括第一反相器，以所述连接点电位为输入，将输出提供给所述存储部的所述两端；以及第二反相器，将所述第一反相器的输出进行反相后，提供给所述第一反相器的输入。在上述的结构中，存储部的两端电位与第一反相器的输出电位几乎是同电位。另外，连接点电位与第一反相器的输入即第二反相器的输出电位几乎是同电位。即，根据上述结构，可以极其简易地在存储部的两端和连接部之间设置电位差，从而将存储在存储部的存储数据再次存储。所述写入部最好还具有设置在所述第一反相器和所述存储部的两端之间的开关。在上述的结构中，可以将第一反相器的输出和存储部的两端电分离。从而，根据上述结构，可以使存储部的两端电位为与第一反相器输出不同的电位，因此，存储数据的判定工作和再存储工作可同时进行。该存储电路最好还具有锁存电路，用于锁存判定部判定的所述存储数据。根据上述结构，判定部判定的存储数据被锁存，因此，该存储电路也可以在判定部判定该存储数据后，将该存储数据提供给外部。该存储电路最好还包括放电部，用于使存储部的两端和连接点保持同电位。此时，放电部最好将存储部的两端和连接点置为接地电位。根据上述结构，可以使铁电电容器的两端电位几乎是同电位。从而，可以使铁电电容器的两端电位差减少或者几乎为零。因此，可以抑制铁电电容器的静电痕迹(スタティツクインプリントstatic imprint)。所述放电部最好具有设置在所述第一反相器和所述连接点之间的开关。根据上述结构，在锁存部锁存存储数据，并且使连接点电位与存储部的两端电位相同。根据本专利技术的第二方面，提供了以具备上述存储电路为特征的半导体装置。在此，所谓半导体装置，是指具有本专利技术所涉及的存储电路、由半导体构成的普通装置。对其结构并无特别限定，例如包括所有需要具备上述存储电路的铁电存储器装置、DRAM、闪存存储器等的存储装置、逻辑装置、MPU等存储电路的装置。存储电路可作为诸如以接通电源时等的特定时刻读出存储数据，其后，持续输出该存储数据的程序电路、IC特性调谐用电路、可重新构筑的电路、冗余程序电路、以及非易失性逻辑电路而组装到半导体装置中。根据本专利技术的第三方面，提供以具有上述半导体装置为特征的电子设备。在此，所谓电子设备是指具有本专利技术所涉及的半导体装置的发挥固定功能的普通设备，对其构成并无特别限定，例如，包括具有上述半导体装置的普通计算机装置、手机、PHS、PDA、电子记事本、IC卡等必须具有存储电路的所有装置。根据本专利技术的第四方面，提供一种驱动具有存储部的存储电路的驱动方法，该存储部具有串联连接的第一铁电电容器以及第二铁电电容器。其特征在于包括以下步骤使所述存储部的两端产生电位差的步骤；根据在使该两端产生所述电位差时的所述第一铁电电容器和所述第二铁电电容器的连接点电位，判定存储在所述存储部的存储数据的步骤。另外，该驱动方法最好是包括根据判定的存储数据，通过控制所述存储部的所述两端以及所述连接点的电位，再次使所述存储部存储所述存储数据的步骤。附图说明图1为根据本专利技术的存储电路100的第一实施例的电路图。图2为第一实施例的存储电路100的工作的时序表。图3为第一铁电电容器112以及第二铁电电容器114的磁滞特性的示意图。图4为存储电路100的第二实施例的示意图。图5为第二实施例的存储电路100的工作的时序表。具体实施例方式以下参照附图，对本专利技术的优选实施例进行详细说明。以下阐述的本实施方式，并非用于不当限定权利要求范围所记载的本专利技术的内容，本实施方式中描述的构成也未必全部都作为本专利技术的解决手段加以采用。图1为根据本专利技术的存储电路100的第一实施例的电路图。存储电路100包括存储部110、电位差生成部120、锁存部130、写入部140、输入输出端口I/O、以及控制部200。存储部110包括串联连接的多个铁电电容器。本例中的存储部110具有第一铁电电容器112以及第二铁电电容器114。第一铁电电容器以及第二铁电电容器分别具有一端以及另一端，第一铁电电容器的另一端和第二铁电电容器的一端在连接点116上形成电连接。另外，第一铁电电容器的相应的一端以及第二铁电电容器的相应的另一端构成存储部110的端部，该端部电连接在电位差生成部120。电位差生成部120具有电压源122、p型MOS晶体管124、n型MOS晶体管126，用于使存储部110的两端产生给定的电位差。具体而言，电位差生成部120，通过向存储部110的一端提供给定电压而将另一端接地，使存储部110的两端产生该给定电压大小的电位差。电压源122产生用于在存储部110的一端和另一端，即第一铁电电容器112的一端和第二铁电电容器114的另一端之间产生电位差的电压VCC。电压源122，例如是设置在装配有存储电路100的半导体装置等中的电压源。另外，在本例中，电位差生成部120向存储部110的一端提供电压VCC。但是替代电压VCC，也可以提供通过MOS晶体管的阈值电压Vth本文档来自技高网...
【技术保护点】
一种存储电路，其特征在于，包括：存储部，具有串联连接的第一铁电电容器和第二铁电电容器；电位差生成部，用于在所述存储部的两端生成电位差；判定部，其根据在所述两端生成了所述电位差时的所述第一铁电电容器和所述第二铁电电容器的连接点的电位，判定存储在所述存储部的存储数据。
【技术特征摘要】
JP 2003-12-25 2003-4306741.一种存储电路，其特征在于，包括存储部，具有串联连接的第一铁电电容器和第二铁电电容器；电位差生成部，用于在所述存储部的两端生成电位差；判定部，其根据在所述两端生成了所述电位差时的所述第一铁电电容器和所述第二铁电电容器的连接点的电位，判定存储在所述存储部的存储数据。2.根据权利要求1所述的存储电路，其特征在于，所述判定部，对所述电位差的中间电位与所述连接点的电位进行比较，从而判定所述存储数据。3.根据权利要求1所述的存储电路，其特征在于，所述判定部具有将所述连接点电位作为输入的反相器。4.根据权利要求1至3中任意一项所述的存储电路，其特征在于，还具有写入部，根据所述存储数据，通过控制所述存储部的所述两端以及所述连接点的电位，使所述存储数据再次存储到所述存储部。5.根据权利要求4所述的存储电路，其特征在于，所述写入部包括第一反相器，将所述连接点电位作为输入，并将其输出提供给所述存储部的所述两端；第二反相器，将所述第一反相器的输出进行反相，并作为所述输入提供给所述第一反相器。6.根据权利要求5所述的存储电路，其特征在于，...
【专利技术属性】
技术研发人员：山村光宏，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。