铁电存储器及其数据读取方法技术

一条位线经由第一ｐＭＯＳ晶体管连接至设定为预定负电压的第一节点。第一ｐＭＯＳ晶体管的栅极电压设定为略低于第一ｐＭＯＳ晶体管的阈值电压的一恒定电压。在读取操作期间，根据铁电电容器中的残余极化值而从存储单元流入位线的电流总是泄漏入第一节点，增高了第一节点的电压。从第一节点的电压升高量来判断存储在存储单元中的数据的逻辑值。不需要用于在读取操作期间将位线保持至地电压的控制电路，从而减小了铁电存储器的设计尺寸和功耗。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种铁电存储器，并且尤其涉及一种用于将写至铁电电容器的数据读出的数据读取电路。
技术介绍
近来，一种称为“位线GND感应方法”的铁电存储器读取方法(IEEEJournal of Solid-state Circuits，Vol.37，No.5，pp.592-597，May 2002；及日本待审专利申请公开号No.2002-133857)被提出来。图1示出使用传统位线GND感应方法的铁电存储器的主要部分。存储单元阵列ARY具有称为“2T2C单元”的存储单元MC及列开关CSW。为保持1位信息，每个2T2C单元包括两个转移(transfer)晶体管和两个铁电电容器FC。每个铁电电容器FC的一端经由相关的转移晶体管连接至位线BL或XBL，并且另一端连接至板线(plate line)PL。每个转移晶体管的栅极连接至字线WL。标号Cbl表示每条位线的电容。响应由地址信号激活的列选择信号，列开关CSW将位线BL和XBL连接至数据总线。数据总线通过总线接地信号BUSG放电至地电势，并通过总线导通信号BUSON而连接至各位线GND感应电路BGS。每个位线GND感应电路BGS具有一反相本文档来自技高网...

【技术保护点】
一种铁电存储器，包括：一存储单元，具有一铁电电容器；一位线，连接至所述存储单元；一第一ｐＭＯＳ晶体管，其源极、漏极和栅极分别连接至一第一节点、所述位线和一第二节点；一负电压生成器，将所述第一节点的电势初始设定 为一规定的负电压；以及一阈值电压生成器，在所述第二节点处生成比所述第一ｐＭＯＳ晶体管的阈值电压略低的一恒定电压。

【技术特征摘要】
1.一种铁电存储器，包括一存储单元，具有一铁电电容器；一位线，连接至所述存储单元；一第一pMOS晶体管，其源极、漏极和栅极分别连接至一第一节点、所述位线和一第二节点；一负电压生成器，将所述第一节点的电势初始设定为一规定的负电压；以及一阈值电压生成器，在所述第二节点处生成比所述第一pMOS晶体管的阈值电压略低的一恒定电压。2.如权利要求1所述的铁电存储器，其中所述负电压生成器包括一第一耦合电容器，连接至所述第一节点；以及一第二pMOS晶体管，其源极、漏极和栅极连接至所述第一节点、一地线和所述第二节点；并且所述阈值电压生成器包括一第二耦合电容器，其连接至所述第二节点；以及一箝位电路，其连接至所述第二节点，所述第二耦合电容器从所述第二节点提取电荷时，该箝位电路将所述第二节点的电势箝位在所述恒定电压。3.如权利要求2所述的铁电存储器，其中所述箝位电路包括一第三pMOS晶体管，该第三pMOS晶体管的源极、漏极和栅极分别连接至所述第二节点、所述地线和所述第二节点；并且所述第三pMOS晶体管的阈值电压低于所述第一pMOS晶体管的所述阈值电压。4.如权利要求3所述的铁电存储器，其中，通过使所述第一和第三pMOS晶体管的栅极宽度W与沟道长度L的比率W/L彼此不同，将所述第一和第三pMOS晶体管的所述阈值电压设定为不同的电压。5.如权利要求3所述的铁电存储器，其中，所述第二pMOS晶体管的阈值电压低于所述第三pMOS晶体管的所述阈值电压。6.如权利要求5所述的铁电存储器，其中，通过使所述第二和第三pMOS晶体管的栅极宽度W与沟道长度L的比率W/L彼此不同，将所述第二和第三pMOS晶体管的所述阈值电压设定为不同的电压。7.如权利要求2所述的铁电存储器，进一...

【专利技术属性】
技术研发人员：川岛将一郎，远藤彻，平山智久，
申请(专利权)人：富士通微电子株式会社，
类型：发明
国别省市：JP[日本]