具有用于HCI编程的源电极偏压的非易失性存储器制造技术

存储器（１０）的每个单元（６０，６２，６４，６６）可首先通过源极偏置进行编程，该源极偏置通常对于编程单元（６０－６６）有效。如果某个单元（６０－６６）在第一次尝试中没有成功编程，这通常是由于与没有成功编程的该单元（６０－６６）处于同一列（７４，７８）的许多单元（６０－６６）具有较低的门限电压，即使栅极接地，对这些存储器单元（６０－６６）偏置足够低的门限电压，以将其导通。绝大多数单元（６０－６６）不存在这种问题，但对于确实具有该低门限电压特性的一些存储器单元（６０－６６）是常见的。为了克服此问题，在后面的编程尝试期间施加不同的源极偏置。从而，绝大多数的单元（６０－６６）在较快编程条件下编程，并且仅有几个需要使用较慢方法的单元通过较慢的方法编程。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及非易失性半导体存储器，更具体地，涉及具有施加到该存储器存储阵列单元的源电极的偏压的非易失性半导体存储器。
技术介绍
非易失性存储器通常利用热载流子注入(HCI)编程，因为它比替代物快很多。HCI的重要方面是电子由电流激励，且这些电子中的一些受到足够的激励，跃迁至高于正在承载电流的沟道的存储层。从而，如果有更多的电流(对于给定的场)，则编程就会更快，并且如果有更高百分比的电子(对于给定的电流)受到足够的激励到达存储层，则编程也会更快。较低的漏源电压具有既降低电流又降低具有足够能量的电子的百分比的双重负作用。这可通过取消选定具有过低门限电压并且在对同一列内的其它单元编程期间导通的存储器晶体管发生。在电流路径中存在一些寄生电阻，用于当在同一列内存在许多具有过低门限电压的存储器晶体管时，执行降低过高电压的编程。该编程电压通常由具有有限能力的电源提供，也就是，一个具有相当高的输出阻抗的电源。从而，吸入较大的电流具有使电源负载过重的作用，导致显著地降低了电源电压。已经有一种方法用来增加源极电压，以增加门限电压并且降低栅源电压。这种方法是有效的，但是同时具有降低不具有过低门限电压本文档来自技高网...

【技术保护点】
一种用于编程非易失性存储器单元的方法，该方法包括：　　　　向存储器单元的漏极施加第一编程脉冲，该存储器单元的所述源极处于第一电压电平；　　　　施加第一编程脉冲之后，向该存储器单元的漏极施加第二编程脉冲，该存储器单元的源极处于第二电压电平，该第二电压电平不同于第一电压电平。

【技术特征摘要】
【国外来华专利技术】US 2003-4-30 10/426,2821.一种用于编程非易失性存储器单元的方法，该方法包括向存储器单元的漏极施加第一编程脉冲，该存储器单元的所述源极处于第一电压电平；施加第一编程脉冲之后，向该存储器单元的漏极施加第二编程脉冲，该存储器单元的源极处于第二电压电平，该第二电压电平不同于第一电压电平。2.如权利要求1所述的方法，其中，该第二电压电平大于该第一电压电平。3.如权利要求1所述的方法，其中，在该存储器单元的源极处于第一电压电平时施加第一编程脉冲还包括将该源极耦合至具有第一阻值级别的电路；在该存储器单元的源极处于第二电压电平时施加第二编程脉冲包括将该源极耦合至具有第二阻值级别的电路，该第二阻值级别不同于第一阻值级别。4.如权利要求3所述的方法，其中，具有第一阻值级别的电路包括第一电阻电路，其中，具有第二阻值级别的电路包括与第二电阻性电路串联的第一电阻电路。5.如权利要求3所述的方法，其中，第一阻值级别低于第二阻值级别。6.如权利要求1所述的方法，还包括在施加第二编程脉冲之后，向该存储器单元的漏极施加第三编程脉冲，该存储器的源极处于第三电压电平。7.一种用于编程非易失性存储器单元的方法，该方法包括如果确定存储器单元的状态不处于所需的编程级别，则向多个存储器单元的该存储器单元的漏极施加第一编程脉冲，该存储器单元的所述源极处于第一电压电平；施加第一编程脉冲之后，确定是否向该存储器单元的漏极施加编程脉冲，该存储器单元的源极处于第二电压电平；施加第一编程脉冲之后，如果在上述确定过程中确定向源极处于第二电压电平的存储器施加编程脉冲，则向该存储器单元的漏极施加第二编程脉冲，该存储器单元的源极处于第二电压电平，其中，该第二电压电平不同于第一电压电平。8.如权利要求7所述的方法，其中，确定是否向漏极施加编程脉冲还包括确定该存储器单元的状态是否处于所需的编程级别，其中，如果确定该存储器单元的状态处于所需的编程级别，则不施加该第二编程脉冲。9.如权利要求7所述的方法，其中，确定是否向漏极施加编程脉冲还包括确定是否已向源极处于第一电压电平的存储器单元的漏极施加了预定数量的编程脉冲。10.如权利要求9所述的方法，还包括在施加第一编程脉冲之后，如果在确定过程中确定没有向源极处于第一电压电平的存储器单元的漏极施加预定数量的编程脉冲，并且该存储器单元的状态不处于所需的编程级别，则向该存储器单元的漏极施加编程脉冲，该存储器单元的源极处于第一电压电平。11.如权利要求7所述的方法，其中，确定是否向漏极施加编程脉冲还包括确定是否已向该存储器单元的漏极施加了预定数量的编程脉冲，其中，如果已向该存储器单元的漏极施加了预定数量的编程脉冲，则不施加第二编程脉冲。12.如权利要求7所述的方法，还包括在施加第二编程脉冲之后，确定是否向源极处于第三电压电平的存储器单元的漏极施加编程脉冲；在施加第二编程脉冲之后，如果在上述确定过程中确定向源极处于第三电压电平的存储器单元的漏极施加编程脉冲，则向该源极处于第三电压电平的存储器单元的漏极施加第三编程脉冲，其中，该第三电压电平不同于该第一电压电平与该第二电压电平。13.如权利要求7所述的方法，其中向源极处于第一电压电平的存储器的漏极施加第一编程脉冲还包括将源极耦合至具有第一阻值级别的电路；向源极处于第二电压电平的存储器的漏极施加第二编程脉冲包括将源极耦合至具有第二阻值级别的电路，该第二阻值级别不同于该第一阻值级别。14.如权利要求13所述的方法，其中，第一阻值级别为可忽略的阻值级别。15.如权利要求13所述的方法，其中，具有第一阻值级别的电路包括第一电阻电路，其中，具有第二阻值级别的电路包括与第二电阻性电路串联的第一电阻电路。16.如权利要求13所述的方法，其中，第一阻值级别低于第二阻值级别。17.如权利要求13所述的方法，其中，第二阻值级别低于第一阻值级别。18.如权利要求7所述的方法，还包括如果确定第二存储器单元的状态不处于所需的编程级别，则向多个单元的该第二存储器单元的漏极施加第三编程脉冲，该第二存储器单元的源极处于第一电压电平，如果确定存储器单元的状态不处于所需的编程级别，则与第一编程脉冲同时施加第三编程脉冲；在施加第三编程脉冲之后，确定是否向源极处于第二电压电平的第二存储器单元的漏极施加编程脉冲；在施加第三编程脉冲之后，如果在上述确定过程中确定向源极处于第二电压电平的第二存储器单元的漏极施加编程脉冲，则向源极处于第二电压电平的第二存储器单元的漏极施加第四编程脉冲，如果在确定过程中确...

【专利技术属性】
技术研发人员：乔恩S乔伊，高里尚卡尔真达洛尔，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]