半导体存储装置制造方法及图纸

按每个存储器单元列配置单元电源线（ＰＶＬ０－ＰＶＬｎ），根据对应列的位线（ＢＬ０、／ＢＬ０－ＢＬｎ、／ＢＬｎ）的电压电平调整单元电源线的阻抗或电压电平。在数据写入时，根据选择列的位线电位，将单元电源线设成浮置状态，变更其电压电平，并减小所选择的存储器单元的锁存能力，高速写入数据。从而，实现在低电源电压下也能稳定进行数据的写入／读出的静态型半导体存储装置。

【技术实现步骤摘要】

本专利技术涉及半导体存储装置，尤其涉及存储器单元包含反相锁存器的静态半导体存储装置(SRAM静态随机存取存储器)。更具体涉及静态半导体存储装置中在低电源电压下也能稳定进行数据的写入/读出的结构。
技术介绍
伴随精密化技术的发展，晶体管一旦被精密化，由其可靠性及耗电的观点需要对应精密化的电压定标。但随着精密化，制造参数变动的影响变大，且构成存储器单元的晶体管阈值电压的偏差变大，其动作容限下降，也在低电源电压下难以稳定地进行读出与写入。为此提出各种以在这样的低电源电压下，SRAM(静态随机存取存储器)中稳定地进行数据的写入/读出为目的结构。例如现有文献1(日本特开2002-042476号公报)所示结构中，数据读出时，作为工作电源电压向SRAM单元供给与外部电源电压同一电压电平的电压，而在数据写入时，作为工作电源电压向存储器单元供给低于外部电源电压的电压(VCC-VTH)。在数据写入时，用字线选择的存储器单元的静态噪声容限(SNM)下降，使保持数据的反相容易，并提高写入容限。另外，在现有文献2(日本特开2004-303340号公报)中，公开了以SRAM单元列为单位控制基板(背栅极)电位本文档来自技高网...

【技术保护点】
一种半导体存储装置，其中设有：行列状排列的多个存储器单元；对应于各存储器单元列而配置并连接各对应列的存储器单元的多根位线；对应于各所述存储器单元列而配置并向各对应列的存储器单元供给第一电源电压的多根单元电源线；以及对应于各存储器单元列而配置，且各自至少根据对应列位线的电压有选择地截断对应单元电源线的所述第一电源电压供给的多个写入辅助电路。

【技术特征摘要】
JP 2005-5-23 2005-149265;JP 2006-4-10 2006-1076431.一种半导体存储装置，其中设有行列状排列的多个存储器单元；对应于各存储器单元列而配置并连接各对应列的存储器单元的多根位线；对应于各所述存储器单元列而配置并向各对应列的存储器单元供给第一电源电压的多根单元电源线；以及对应于各存储器单元列而配置，且各自至少根据对应列位线的电压有选择地截断对应单元电源线的所述第一电源电压供给的多个写入辅助电路。2.如权利要求1所述的半导体存储装置，其特征在于各所述单元电源线沿着列方向分割成多根子电源线，各所述写入辅助电路具备对应于各对应列的子电源线而设置，并根据对应列的位线电压控制对应子电源线的电源电压供给的多个子电路。3.如权利要求1所述的半导体存储装置，其特征在于各所述写入辅助电路还包括响应对应位线的电位变化，生成单触发的脉冲信号的单触发脉冲发生电路；以及响应所述单触发脉冲信号，将对应单元电源线的电位由所述第一电源电压向第二电源电压的方向驱动的电位调整电路。4.如权利要求3所述的半导体存储装置，其特征在于所述电位调整电路具备连接在对应单元电源线与所述第二电源电压的供给节点之间，并响应所述单触发脉冲信号有选择地导通的晶体管元件。5.如权利要求1所述的半导体存储装置，其特征在于各所述写入辅助电路还具备将对应单元电源线的电压箝位于所述第一电源电压与第二电源电压之间的电压电平的箝位元件。6.如权利要求1所述的半导体存储装置，其特征在于各所述写入辅助电路还具备根据不良位指示信号，不管对应位线电位而截断对应于对应单元电源线的所述第一电源电压的供给通路的部件。7.如权利要求1所述的半导体存储装置，其特征在于各所述写入辅助电路还具备响应对应的所述位线的电压，在所述第一电源电压到对应单元电源线的供给停止时，向对应单元电源线供给所述第一电源电压与第二电源电压之间的中间电压的电压切换电路。8.如权利要求1所述的半导体存储装置，其特征在于还具备配置在各列并供给不同于所述第一电源电压的电压电平的源极电压的多根伪源极线，各所述写入辅助电路还响应对应列的位线电压，截断到对应列的单元电源线的第一电源电压供给及到所述伪源极线的源极电压供给并将对应单元电源线与所述伪源极线连接。9.如权利要求8所述的半导体存储装置，其特征在于所述伪源极线对应于各存储器单元列而配置。10.如权利要求1所述的半导体存储装置，其特征在于所述写入辅助电路在各存储器单元列上配置在对应单元电源线的多个部位。11.如权利要求1所述的半导体存储装置，其特征在于各存储器单元具备由各自与供给所述第一电源电压的第一和第二电源节点连接的第一和第二反相器构成的反相锁存器，所述单元电源线具备分别对应于所述第一和第二电源节点而配置的第一和第二电源线。12.如权利要求1所述的半导体存储装置，其特征在于各所述单元电源线分割成多根子电源线，所述写入辅助电路根据对应位线的电压共同控制所述多根子电源线的电压供给。13.如权利要求1所述的半导体存储装置，其特征在于所述多个存储器单元沿列方向分割成多个块，各所述写入辅助电路包括输出对应于对应位线的电位的信号的门电路，以及根据所述门电路的输出信号分离所述第一电源电压的供给节点与对应单元电源线的晶体管元件，所述门...

【专利技术属性】
技术研发人员：新居浩二，大林茂树，牧野博之，石桥孝一郎，筱原寻史，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]