非易失性可编程存储器制造技术

提供一种存储器（３７００）。存储器包括非易失性存储单元阵列（３７２０），每个存储单元包括两端子存储器插塞，存储器插塞在施加第一写电压脉冲时从第一电阻状态切换到第二电阻状态，并且在施加第二写电压脉冲时，相反地从第二电阻状态切换到第一电阻状态。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及存储器，并且更具体地说，涉及可重写的非易失性存储器。
技术介绍
存储器可以分类为易失性的或者非易失性的。易失性存储器是在电源被断开时丢失其内容的存储器。相反，非易失性存储器不要求连续的电力供应来保持信息。大部分的非易失性存储器利用固态存储器件作为存储单元。例如某些导电金属氧化物(CMO)能被用作固态存储器件。CMO可以在受到可通过两个端子传递的电子脉冲之后保持电阻状态。2001年3月20日授予Liu等人的美国专利No.6,204,139描述了显示这种特征的一些钙钛矿材料。钙钛矿材料还由相同的研究者在2001非易失性存储器技术专题讨论会的资料“Electric-pulse-induced reversibleresistance change effect in magnetoresistive films”(Applied PhysicsLetters，Vol.76，No.19，8 May 2000)以及“A New Concept for Non-Volatile MemoryThe Electric-Pulse Induced Resistive Change Effect inColossal Magnetoresistive Thin Films”中进行了描述。然而，在6,204,139专利中描述的材料一般不适用于RAM存储器，因为该材料的电阻在定标到小尺寸时，被认为太大了，不能制造具有快速访问时间的存储器。在Hsu等人的题为“Electrically programmable resistance cross pointmemory”的美国专利No.6,531,371中，公开了电阻性交叉点存储器件及其制造和使用方法。存储器件包括插入在上部电极和下部电极之间的钙钛矿材料的活性层。类似地，IBM苏黎世研究中心也发表了三篇技术文章，论述了对于存储器应用的金属氧化物材料的使用″Reproducible switchingeffect in thin oxide films for memory applications″(Applied PhysicsLetters，Vol.77，No.1，3 July 2000)、″Current-driven insulator-conductortransition and nonvolatile memory in chromium-doped SrTiO3singlecrystals″(Applied Physics Letters，Vol.78，No.23，4 June 2001)以及″Electric current distribution across a metal-insulator-metal structureduring bistable switching″(Journal of Applied Physics，Vol.90，No.6，15September 2001)。但是，对某些CMO的电阻变化特性的发现是相对新近的，并且还没有在商用存储器产品中实现。一直在不断努力将真正的非易失性RAM(nvRAM)引入市场。附图说明本专利技术可通过连同附图参考以下描述更好的理解其中图1给出利用单层存储器的例示性交叉点存储器阵列的透视图；图2给出选择图1给出的交叉点阵列中的存储单元的平面图；图3给出选择的图2的存储单元的边界的透视图；图4A给出采用四个存储器层的例示性层叠交叉点存储器阵列的透视图；图4B是图4A中给出的例示性层叠交叉点存储器阵列的示意图；图5给出利用八个存储器层的例示性层叠交叉点存储器阵列的示意图；图6A给出x方向驱动器集合连同图4A的层叠交叉点存储器的示意图；图6B给出y方向驱动器集合连同图4A的层叠交叉点存储器的示意图； 图7A给出关于图4A中给出的层叠交叉点阵列的图6A和图6B中给出的x方向和y方向驱动器集合的一般布局；图7B给出图7A的抽象表示；图8A给出关于图1中给出的单层交叉点阵列的叉指式x方向和y方向驱动器的一般布局；图8B给出图8A的抽象表示；图9A给出关于图4A中给出的层叠交叉点阵列的叉指式x方向和y方向驱动器的一般布局；图9B给出图9A的抽象表示；图10A和图10B给出备选的x方向驱动器集合连同图4A的层叠交叉点存储器的示意图；图11A到11C给出在图1中给出的单层交叉点阵列的下面具有一些驱动器的x方向和y方向驱动器的各种布局；图12给出一些驱动器成叉指式但另一些不成叉指式，使得一些驱动器在图1给出的单层交叉点阵列的下面的x方向和y方向驱动器集合的布局；图13A给出完全在图1中给出的单层交叉点阵列下面的x方向驱动器集合和y方向驱动器集合的布局；图13B给出完全在图1中给出的单层交叉点阵列下面的x方向驱动器集合和y方向驱动器集合的另一个布局；图14A给出完全在图4A中给出的层叠交叉点阵列下面的x方向驱动器集合和y方向驱动器集合的布局；图14B给出在图4A中给出的单层交叉点阵列下面留出空的间隙的x方向驱动器集合和y方向驱动器集合的布局；图15A给出x方向驱动器集合连同图4A的层叠交叉点存储器的示意图；图15B给出y方向驱动器集合连同图4A的层叠交叉点存储器的示意图； 图16给出利用在同一逻辑上操作的分离的驱动器的x方向驱动器集合连同图4A的层叠交叉点存储器的备选示意图；图17给出消除了对附加的金属层的需要的y方向驱动器集合连同图4A的层叠交叉点存储器的备选示意图；图18A给出连接到图1给出的单层交叉点阵列的x方向驱动器集合和y方向驱动器集合的布局；图18B给出连接到图4A中给出的层叠交叉点阵列的多个x方向驱动器集合和y方向驱动器集合的布局；图19给出在必要的行间隔范围内的XO驱动器集合；图20A给出驱动器图解，其中驱动器要求访问主解码器、辅助解码器以及基准电压；图20B给出图20A中给出的三个晶体管的布局；图21A给出在沉积了第一金属层之后图20B中给出的驱动器；图21B给出在沉积了第二金属层之后图20B中给出的驱动器；图22给出驱动器的末级的布局；图23A给出沉积第一金属层之后22中的驱动器；图23B给出沉积第二金属层之后图23A中给出的驱动器；图24给出图4A的层叠交叉点阵列的横截面；图25A给出描述用于选择存储器插塞的各种系统的逻辑连接的方框图；图25B给出描述用于选择存储器插塞的各种系统的物理连接的方框图；图26A给出描述用于防止未选择的导电阵列线浮动到非期望电压的一个机制的方框图；图26B给出描述用于防止未选择的导电阵列线浮动到非期望电压的另一个机制的方框图；图26C给出描述对图26B中给出的用于防止未选择的导电阵列线浮动到非期望电压的机制的改进的方框图； 图26D给出描述对图26C中给出的用于防止未选择的导电阵列线浮动到非期望电压的机制的改进的方框图；图26E给出描述通过利用3输出驱动器用于防止未选择的导电阵列线浮动到非期望电压的另一个机制的方框图；图27给出描述3输出驱动器的可能结构的方框图；图28给出显示使阵列线放电的写选择信号的下降沿的定时图；图29给出显示用于使导电阵列线放电的写选择信号的下降沿的定时图；图30给出显示写操作结束时被放电的导电阵列线的定时图；图本文档来自技高网...

【技术保护点】
一种存储器，包括：　　　　非易失性存储单元阵列，每个存储单元包括两端子存储器插塞，所述存储器插塞在施加第一极性的第一写电压时从第一电阻状态切换到第二电阻状态，并且可逆地在施加极性与第一极性相反的第二写电压时从第二电阻状态切换到第一电阻状态；　　　　控制总线，它承载表示期望读操作还是写操作的信号；　　　　地址总线，它承载表示特定存储单元或者特定存储单元组的信号；　　　　数据总线，它承载表示与所述特定存储单元或者所述特定存储单元组有关的信息的信号；　　　　外围电路，它对所述地址总线上的信号解码，并且　　　　如果所述控制总线承载表示写操作的信号，则将所述特定存储单元或者选择的存储单元特定组置于对应于所述数据总线上的信号的电阻状态；以及　　　　如果所述控制总线承载表示读操作的信号，则将所述数据总线上的信号设置为对应于选择的存储单元或者选择的存储单元组的电阻状态。

【技术特征摘要】
【国外来华专利技术】1.一种存储器，包括非易失性存储单元阵列，每个存储单元包括两端子存储器插塞，所述存储器插塞在施加第一极性的第一写电压时从第一电阻状态切换到第二电阻状态，并且可逆地在施加极性与第一极性相反的第二写电压时从第二电阻状态切换到第一电阻状态；控制总线，它承载表示期望读操作还是写操作的信号；地址总线，它承载表示特定存储单元或者特定存储单元组的信号；数据总线，它承载表示与所述特定存储单元或者所述特定存储单元组有关的信息的信号；外围电路，它对所述地址总线上的信号解码，并且如果所述控制总线承载表示写操作的信号，则将所述特定存储单元或者选择的存储单元特定组置于对应于所述数据总线上的信号的电阻状态；以及如果所述控制总线承载表示读操作的信号，则将所述数据总线上的信号设置为对应于选择的存储单元或者选择的存储单元组的电阻状态。2.如权利要求1所述的存储器，其中所述外围电路包括存储数据信号的缓冲器。3.如权利要求1所述的存储器，其中所述存储器能够存储至少兆位的信息，并且具有不超过100纳秒的访问时间。4.如权利要求1所述的存储器，其中所述存储器插塞包括导电金属氧化物。5.如权利要求4所述的存储器，其中所述导电金属氧化物是钙钛矿。6.如权利要求4所述的存储器，其中沉积活性金属，使得它与所述导电金属氧化物接触。7.如权利要求1所述的存储器，其中所述阵列是交叉点阵列。8.如权利要求7所述的存储器，其中所述交叉点阵列是具有多个存储器插塞层的层叠交叉点阵列。9.如权利要求8所述的存储器，其中至少两个存储器插塞层共用一个导电阵列线层。10.如权利要求7、8或者9所述的存储器，其中所述存储器插塞对在第一极性的第三电压和极性与第一极性相反的第四电压之间范围的电压显示很高的电阻，第一写电压具有比第三电压更大的幅度，并且第二写电压具有比第四电压更大的幅度。11.如权利要求10所述的存储器，其中所述交叉点阵列能够以页面模式访问。12.如权利要求10所述的存储器，其中所述交叉点阵列能够以突发模式访问。13.如权利要求10所述的存储器，其中至少一部分所述外围电路在所述交叉点阵列的下面。14.如权利要求10所述的存储器，其中所述外围电路包括x方向选择电路和y方向选择电路。15.如权利要求14所述的存储器，其中所述x方向选择电路包括从主解码器、辅助解码器和基准接收输入的驱动器。16.如权利要求15所述的存储器，其中所述驱动器与其它驱动器共用节点。17.如权利要求1所述的存储器...

【专利技术属性】
技术研发人员：CJ舍瓦利耶，WI金尼，SW龙科尔，D里纳森，JE小桑切兹，P斯沃布，ER沃德，
申请(专利权)人：统一半导体公司，
类型：发明
国别省市：US[美国]