半导体存储器、存储器控制器和半导体存储器的控制方法技术

本发明专利技术公开了一种用于与时钟同步地输入和输出数据的半导体存储器，其包括：时钟接收单元，用于接收所述时钟；以及命令接收单元，用于最初在接通电源之后、在低功率待用之后或在初始化之后与所述时钟同步地接收第一特定命令，然后再开始命令接收。

【技术实现步骤摘要】

本专利技术涉及用于控制同步传输系统的半导体存储器的技术。
技术介绍
用于通过部分消除诸如指定地址之类的过程来提高传输速度的突发(burst)传输是用于在与时钟信号同步地传输连续数据时提高半导体存储器的数据传输速率的有效手段之一。例如，专利文献1(早期公开日本专利申请公布No.10-199233)公开了一种通过使用用于EDO(扩展数据输出)存储器的信号来实现EDO存储器的突发传输的方法，所述EDO存储器主要执行异步传输。同步DRAM(SDRAM)(即普通DRAM)在作为用于突发传输的设置值之一的BL(突发长度)例如等于或大于2时工作，并且BL的值可以受控于模式寄存器设置(MRS)命令。由于诸如MRS命令之类的控制命令可以按任意时钟输入，因此要求用户在适当留心诸如定时之类各种限制的情况下利用SDRAM。例如，要求用户在使用SDRAM时考虑到对连续访问同一存储体(bank)时的间隔的限制、对能够从活动命令输入RD(读)命令的间隔的限制，等等。顺便提及，对于设置值BL，当前的规范定义利用一个RD(读)/WT(写)命令在N个时钟的持续时间中输入和输出数据的情况是BL＝N。需要用管理存储器控本文档来自技高网...

【技术保护点】
一种用于与时钟同步地输入和输出数据的半导体存储器，包括：时钟接收单元，用于接收所述时钟；以及命令接收单元，用于最初在接通电源之后、在低功率待用之后或在初始化之后与所述时钟同步地接收第一特定命令，然后再开始命令接收。

【技术特征摘要】
JP 2006-1-30 2006-0204271.一种用于与时钟同步地输入和输出数据的半导体存储器，包括时钟接收单元，用于接收所述时钟；以及命令接收单元，用于最初在接通电源之后、在低功率待用之后或在初始化之后与所述时钟同步地接收第一特定命令，然后再开始命令接收。2.如权利要求1所述的半导体存储器，其中所述第一特定命令是写命令。3.如权利要求1所述的半导体存储器，其中所述命令接收单元使最初与所述时钟同步地接收所述第一特定命令之前接收的命令无效。4.如权利要求1所述的半导体存储器，其中当所述半导体存储器在对应于与所述时钟同步的读/写命令的N个时钟的持续时间中输入和输出数据时，所述命令接收单元每N个时钟接收一个命令，其中以最初接收所述第一特定命令的那个时钟作为时间上的基点。5.如权利要求4所述的半导体存储器，其中所述N等于2k，其中k是等于或大于1的整数。6.如权利要求4所述的半导体存储器，其中构成所述基点的时钟在初始化、低功率待用和接通电源中的任意一种情况下被初始化。7.如权利要求1所述的半导体存储器，其中所述命令接收单元将在最初接收所述第一特定命令之前接收到的第二特定命令识别为定义所述半导体存储器的操作模式设置的命令。8.如权利要求7所述的半导体存储器，其中所述操作模式设置包括突发等待时间的设置。9.如权利要求7所述的半导体存储器，其中所述操作模式设置包括读等待时间的设置。10.如权利要求7所述的半导体存储器，其中所述操作模式设置包括写等待时间的设置。11.如权利要求7所述的半导体存储器，其中所述操作模式设置包括所述半导体存储器的内部定时或内部电压电平的设置。12.如权利要求7所述的半导体存储...

【专利技术属性】
技术研发人员：江渡聪，川畑邦范，三代俊哉，芹泽裕司，
申请(专利权)人：富士通微电子株式会社，
类型：发明
国别省市：JP[日本]